- •Развитие систем счисления и классификация.
- •2. Способ деления на основание.
- •3. Способ умножения на основание.
- •4. Правило перевода неправильных дробей. Использование промежуточной системы счисления
- •5. Формы представления чисел.
- •6. Способы кодирования чисел.
- •7. Основные понятия алгебры логики.
- •8. Конъюнкция (логическое умножение).
- •9. Дизъюнкция (логическое сложение).
- •10. Операция Шеффера («и-не»).
- •11. Операция Пирса («или-не»).
- •12. Операция сложения по модулю два.
- •13. Основные законы алгебры логики.
- •14. Цифровые интегральные микросхемы.
- •15. Дешифраторы, шифраторы.
- •16. Сумматоры и вычитатели.
- •17. Мультиплексоры. Демультиплексоры.
- •18. Назначение и классификация триггерных устройств.
- •23. Регистры
- •24. Классификация интегральных микросхем.
- •1. Назначение специализированного вычислителя.
- •2. Взаимодействие в режимах Чтение и модиф запись
- •Режим “ Чтение “
- •Запись информации в зу ( режим “ Модифицированная запись”).
- •3. Структурная схема св. Взаимодействие ВчУ с уо
- •4. Структурная схема св. Взаимодействие элементов поу св с ВчУ.
- •5.Общие сведения о запоминающих устройствах.
- •.Классификация запоминающих устройств.
- •. Характеристики запоминающих устройств.
- •6 Назначение и состав зу-02.
- •Основные технические характеристики блока зу-02.
- •7. Назначение, состав блока дзу-э-8к-м.
- •Взаимодействие элементов блока дзу-э-8к-м по структурной схеме.
- •8. Назначение, состав ук
- •Состав ук
- •9. Назначение и состав упо
- •Структурная схема упо
- •Коммутатор ук
- •11. Синхронизатор
- •12. Работа ук в режиме управления обращением к модулям зу
- •13.Работа ук в режиме обращения к собственным регистрам
- •14. Взаимодействие элементов ук при работе с рта
- •15. Назначение, состав и технические характеристики ВчУ.
- •16. Форматы команд и чисел ВчУ.
- •Формирование исполнительных адресов.
- •Индексные регистры.
- •17. Структурная схема ВчУ. Операционное устройство.
- •3.1. Назначение и состав операционного устройства ВчУ.
- •18. Структурная схема ВчУ. Устройство управления ВчУ.
- •4.1 Назначение и состав устройства управления.
7. Назначение, состав блока дзу-э-8к-м.
Долговременное запоминающее устройство (ДЗУ) с электрической перезаписью информации предназначено для хранения программ, подпрограмм и различных констант
ДЗУ состоит из следующих функциональных блоков :
- усилители-согласователи приемников (УСогл.1) ;
- регистр кода адреса (РгА) ;
- схема контроля адреса (К) ;
- схема дешифраторов адреса (ДШ) ;
- схема формирователей адресных токов (Ф) ;
- накопитель (8 кассет П; 5,6,7-ая кассеты – тестовые, остальные – рабочие);
- усилители считывания (УС) ;
- регистр кода числа (РгЧ) ;
- блок местного управления (БМУ) ;
- усилители согласователи передатчиков
Взаимодействие элементов блока дзу-э-8к-м по структурной схеме.
ДЗУ работает в режиме “Чтение”. Перед началом работы на БМУ ДЗУ-Э-8К-М через разъем Ш27 может быть подан сигнал “Установка 0”. По этому сигналу БМУ вырабатывает сигнал Уст.0 РгА, который поступает на РгА и сбрасывает его в исходное состояние. Сигнал “Установка 0” может на ДЗУ не подаваться, так как РгА устанавливается в «0» состояние по сигналу Уст.0. РгА, выработанному по сигналу “Обращение-1”.
Сигнал “Блокир.контроль” подается на БМУ от УК в случае необходимости контроля кода адреса.
Режим чтения информации, хранящейся в ДЗУ, начинается с приходом на БМУ сигнала “Обращение-1”, а на УСогл.1 - с разъема Ш27 кода адреса, который поступает на РгА.
По сигналу “Обращение-1” БМУ вырабатывает управляющие сигналы
По сигналу ЗП РгА, поступающему на РгА, происходит запись кода адреса и кода контроля адреса. С РгА код адреса и код контроля адреса поступают на схему контроля К и на схему дешифраторов.
Схема К, в случае несоответствия кода адреса контрольному коду, вырабатывает сигнал “Сбой А”, по которому БМУ вырабатывает сигнал “Сбой”. В случае прихода на БМУ сигнала “Блокир.контроль” сигнал “Сбой” не вырабатывается.
Схема дешифраторов функционально состоит из шести дешифраторов, которые преобразуют код адреса в шесть групп позиционного кода.
По сигналу “Опрос Х”, поступающему на входы управления ДШ2 и ДШ3, вырабатывается код, который поступает на схему Ф и включает один из 64 формирователей втекающего тока.
С РгЧ код числа поступает на УСогл.2. По сигналу “Строб Ч”, поступающему с БМУ на УСогл.2, происходит выдача кода считанного числа в магистраль чтения. На УСогл.2 с БМУ поступают сигналы “Занято”, “Готов” и, в случае сбоя адреса и отсутствия сигнала “Блокир. контроль”, сигнал “Сбой”, которые подаются в устройство управления каналом.
8. Назначение, состав ук
УК предназначено для управления процессом обращения процессоров к общей памяти посредством внутреннего магистрального канала, управления конфигурацией модулей ЗУ и синхронизации работы всех устройств спецвычислителя.
Устройство управления каналом (УК) выполняет следующие функции:
Приоритетное обслуживание обращения любого из 8 процессоров к общей памяти, состоящей из 15 блоков ЗУ (ОЗУ, ДЗУ), а также к собственным регистрам ( РУК) посредством ВМК;
Регламентирование времени загрузки ВМК процессорами;
Управление конфигурацией модулей ЗУ (путем подмены неисправных модулей исправными);
Управление обменом информации с РТА ( ЛТА);
Синхронизация работы устройств СВ;
УК рассчитано на обслуживание 8-ми процессоров (типа ВчУ, УО)