2. Синтез полусумматора

ЗАДАЧА 2 (общая для всех курсантов). Построить полусумматор на любых логических элементах. Полусумматор – цифровое устройство, формирующее на выходах P, S двоичный код арифметической суммы двух одноразрядных двоичных чисел А и В.

3. Синтез одноразрядного сумматора

ЗАДАЧА 3 (общая для всех курсантов). Построить одноразрядный сумматор на любых логических элементах. Одноразрядный сумматор – цифровое устройство, формирующее на выходах P2, S двоичный код арифметической суммы трех одноразрядных двоичных чисел А, В и Р1.

1.4. Практическое занятие «Элементы цифровых устройств»

Учебные цели

Получение практических навыков в исследовании логических элементов и триггеров.

Содержание занятия

1. Теоретическое исследование реакции триггеров на входные сигналы заданной формы.

2. Теоретическое исследование реакции цифровых устройств на входные сиг-

налы заданной формы.

Учебно–материальное обеспечение занятия

Литература

1. Ицхоки Я.С., Овчинников Н.И., Поздняков В.Г. Импульсные и цифровые устройства. – М.: ВВИА, 1983. – С . 33 – 34.

2. Конспект лекций.

Содержание учебных вопросов

1. Теоретическое исследование реакции триггеров на входные сигналы заданной формы

ЗАДАНИЕ: проведите теоретическое исследование реакции триггеров на входные сигналы заданной формы (рис. 11 – 15), а именно: нарисуйте согласованные по времени диаграммы напряжений на выходах Q триггеров .

П

Q₁ Q₂ Q₃ Q₄

РИМЕР ВЫПОЛНЕНИЯ:

C

t

0

D

1 2 3 4 5 6 7 8 9 10

t

0

Q₁

0

Q₂

0

Q₃

0

Q₄

0

t

t

t

t

В

Q₁ Q₂ Q₃ Q₄

ариант № 1

Рис.11

В

Q₁ Q₂ Q₃ Q₄

ариант № 2

С

Рис.12

Вариант № 3

Q₁ Q₂ Q₃ Q₄

Рис.13

В

Q₁ Q₂ Q₃ Q₄

ариант № 4

t

Рис.14

Вариант № 5

Q₁ Q₂ Q₃ Q₄

D

C

R

T

D

C

R

T

1

D

C

R

T

1

D

C

R

T

1

1

С

Рис.15