2. Разработка схемы управления мпс и организация связей между бис мпс
2.1. Описание схемы включения ОЗУ
На рисунке 28 приведена схема включения одной ИМС ОЗУ. Шина адреса ( ША) МП используется как для выбора устройства, с которым работает МП (старшие разряды В1 адреса), так и для адресации внутри устройства (младшие разряды В0 адреса). При обращении к ОЗУ МП выставляет на ША адрес В1B0(16) . На выходе G (G = В1(10)) дешифратора появляется логическая 1, разрешающая прохождение либо сигнала «Чтение», либо сигнала «Запись» на вход CE (СS) ОЗУ. При поступлении сигнала «Чтение» из ОЗУ на ШД считывается двоичный код, записанный по адресу B0, а при поступлении сигнала «За-
пись»
производится запись двоичного кода с
ШД в ОЗУ по адресу B0.
Рис. 28
2.2. Разработка дешифраторов для схем управления ПЗУ и ОЗУ
Исходными данными для разработки дешифраторов являются началь- ные адреса ОЗУ и ПЗУ, примеры которых приведены в таблице 23.
Таблица 23
|
№ п.п. |
Начальный адрес |
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
|
1 |
ПЗУ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
ОЗУ |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2 |
ПЗУ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
ОЗУ |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
3 |
ПЗУ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
ОЗУ |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
4 |
ПЗУ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
ОЗУ |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
5 |
ПЗУ |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
ОЗУ |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Порядок разработки следующий (для примера используем данные варианта №1 таблицы 23):
из начального адреса ОЗУ выделите старшие разряды, начиная с разряда, в котором записана младшая из единиц (младшая «1» в А12, поэтому выбираем А15 А14 А13 А12). Эти разряды в шине адреса будут использованы для выбора активного устройства – либо ПЗУ, либо ОЗУ;
запишите двоичный код из цифр, соответствующих выделенным старшим разрядам (1011(2)). Этот код будет кодом адреса ОЗУ ;
аналогично из начального адреса ПЗУ запишите двоичный код из цифр, соответствующих выделенным старшим разрядам (0000(2)). Этот код будет кодом адреса ПЗУ ;
постройте дешифраторы схемы управления для ОЗУ и ПЗУ (см. рис. 28), используя полученные коды их адресов. Для построения дешифраторов используйте любые логические элементы.
2.3. Построение принципиальной схемы фрагмента МПС
ЗАДАНИЕ: требуется подключить ОЗУ 537РУ13 (рис.30) к микропроцессору (рис.29) через схему управления.
МЕТОДИКА ВЫПОЛНЕНИЯ:
-
соединить адресные входы А0–А9 ОЗУ с соответствующими разрядами шины адреса МП;
-
соединить входы-выходы DB0–DB4 ОЗУ с соответствующими разрядами шины данных МП;
-
подключить к МП дешифратор ОЗУ;
-
подключить входы CE, WE ОЗУ в соответствии со схемой включения, представленной на рис.28.
|
D |
CPU |
A |
|
0 |
|
0 |
|
1 |
|
1 |
|
2 |
|
2 |
|
3 |
|
3 |
|
4 |
|
4 |
|
5 |
|
5 |
|
6 |
|
6 |
|
7 |
|
7 |
|
|
|
8 |
|
|
|
9 |
|
|
|
10 |
|
|
|
11 |
|
|
|
12 |
|
|
|
13 |
|
|
|
14 |
|
|
|
15 |
-
A
RAM
DB
0
0
1
1
2
2
3
3
4
4
5
6
7
8
9
WE
CE
Рис.29 Рис. 30