Отличительные особенности 8-разрядных мп. Основные характеристики 8-разрядных мп.
Росту популярности 8-разрядных МК способствует постоянное расширение номенклатуры изделий, выпускаемых такими известными фирмами, как Motorola, Microchip, Intel, Zilog, Atmel и многими другими. Современные 8-разрядные МК обладают, как правило, рядом отличительных признаков. Перечислим основные из них:
модульная организация, при которой на базе одного процессорного ядра (центрального процессора) проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации;
использование закрытой архитектуры МК, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается;
использование типовых функциональных периферийных модулей (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей;
расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК.
Отличительные особенности 16-разрядных мп. Стандартная архитектура 16-разрядного мп. Приведите примеры известных Вам 16-разрядных мп.
1. По функциональным возможностям однокристальные 8-разрядные микропроцессоры значительно уступают процессорам ЭВМ: ограниченная прямоадресуемая память, недостаточная разрядность данных, небольшое количество команд, отсутствие в системе команд операций умножения и деления и др. Эти недостатки микропроцессора существенно влияют на производительность микропроцессорной системы в целом. Расширение функциональных возможностей микропроцессора прямо связано с совершенствованием технологии их производства, обеспечивающей более плотную компоновку транзисторов на кристалле МП. В 16-разрядных МП при сохранении той же n-МОП технологии удалось увеличить до 30 тыс. транзисторных структур на кристалле, что позволило изменить архитектуру МП и расширить их функциональные возможности. Кроме более плотной компоновки кристалла и повышения тактовой частоты, 16-разрядные микропроцессоры имеют ряд отличий, не использовавшихся в микропроцессорt предыдущих поколений: 1) увеличена разрядность шины адресов, что позволило увеличить адресное пространство прямоадрессуемой памяти до 1-7-16 Мбайт; 2) увеличена разрядность шины данных до 16 разрядов; 3) реализован принцип совмещения шины адреса и шины данных; 4) реализован конвейерный принцип выполнения команд; 5) расширены способы адресации и набор команд. Рассмотрим более подробно отличительные особенности 16-разрядных микропроцессоров.
Совмещение шин адреса и данныхУвеличение разрядности шины данных и шины адресов связано с увеличением количества выводов корпусов БИС. Однако общая тенденция производства БИС заключается в стремлении уменьшить количество выводов, так как с их увеличением затраты на производство и стоимость БИС возрастают. Одним из возможных способов сокращения количества выводов является совмещение шины адреса и шины данных. Из диаграммы чтения данных (рис.3.17) видно, что данные выставляются на шину данных только в такте Т2, а в такте ТЗ они считываются. Значит, в такте Т1, когда на шину адреса выставляется адрес ячейки памяти, шина данных свободна. Следовательно, такт Т1 можно использовать для выдачи нескольких разрядов шины адреса. Если в 16-разрядном микропроцессоре общая разрядность ША должна быть равна 20 разрядам, то по ШД необходимо передать только 4 дополнительных разряда. Этот прием иллюстрируется рис. 3.18
Выставленные на шину данных в Т1 младшие разряды ША должны быть записаны во внешний регистр для временного хранения на время протекания всего цикла чтения. Для управления записью в регистр микропроцессора должен сформировать стробирующий сигнал адреса ALE, по высокому уровню которого входные данные регистра (младшие разряды ША) передаются без изменения на его вход до тех пор, пока уровень ALE не станет низким. Далее старшие разряды ША объединяются с младшими, образуя 20-разрядную шину адресов (рис. 3.19). Нетрудно заметить, что изложенный принцип совмещения шин можно использовать для формирования общей шины адреса с большей разрядностью (за счет использования свободных разрядов ШУ), что обеспечит более высокий объем ША. Например, микропроцессор МС 68000 (фирма «Моторолла») имеет 24-разрядную шину адресов.
В качестве примера мы выберем микропроцессор семейства 80Х86 фирмы Intel. Этот микропроцессор, фактически, на многие годы стал эталоном архитектуры современных микропроцессоров, на нем построено множество ВС.Микропроцессор обладает высоким быстродействием, обеспечивает возможность прямой адресации памяти объемом до 1М байта, 65536 устройств ввода и 65536 устройств вывода. Для вычисления адресов операндов, размещенных в памяти, используется 24 режима адресации. Микропроцессор имеет векторную структуру прерываний и обеспечивает обработку до 256 запросов прерываний трех типов: внешних, внутренних и программных.
Архитектурной особенностью микропроцессора 8086 является наличие аппаратно-программных средств, позволяющих упростить построение мультипроцессорных систем на его основе. Эти средства обеспечивают синхронизацию работы нескольких независимых (выполняющих собственные потоки команд) процессоров, имеющих общие ресурсы, а также синхронизацию параллельной работы микропроцессора и сопроцессоров (специализированных процессоров, аппаратно реализующих команды сложных процедур). Микропроцессор 8086 характеризуется двумя режимами работы – минимальным и максимальным, которые отличаются способом формирования сигналов обмена и соответственно возможностями реализуемых систем.
Функциональная схема микропроцессора приведена на рис.2.1. Структура микропроцессора 8086 ориентирована на параллельное выполнение функций выборки и выполнения команд и состоит из устройства сопряжения канала (УСК), устройства обработки (УО) и устройства управления и синхронизации.
Устройство сопряжения канала предназначено для формирования физического адреса памяти, выборки команд из памяти и записи их в очередь команд, чтения операндов команд из памяти или регистров ввода/вывода, записи результатов выполнения команд в память или регистры ввода/вывода.
В УСК входят: шесть 8-разрядных регистров очереди команд; четыре 16-разрядных сегментных регистра; 16-разрядный регистр адреса (указателя) команды; 16-разрядный регистр обмена; 16-разрядный сумматор адреса.
Рис.2.1. Функциональная схема микропроцессора
Устройство обработки предназначено для выполнения операций по обработке данных. Команды, выбранные из памяти и записанные в регистры очереди команд УСК, по запросам от УО поступают через 8-разрядную магистраль команд на микропрограммное устройство управления, которое декодирует команды и вырабатывает соответствующую последовательность микрокоманд, управляющую процессом выполнения текущей операции. УО не имеет непосредственной связи с внешней магистралью системы и обменивается данными через регистр обмена с УСК.
В устройство обработки входят: 16-разрядное арифметико-логическое устройство, восемь 16-разрядных регистров общего назначения, 16-разрядный регистр признаков состояния микропроцессора.
Команды всегда выбираются из памяти как слова, независимо от четности или нечетности адреса, по которому производится чтение команды.
Отличительной особенностью 8086 является возможность аппаратной перестройки внутренней структуры схемы управления и синхронизации. Выбор режима функционирования этой схемы предоставляет разработчику системы возможность выбора подмножества выходных управляющих сигналов в соответствии со степенью сложности проектируемой микропроцессорной системы. Системная настройка обеспечивается специальным выводом выбора режима MN/MX.
Микропроцессор позволяет обрабатывать 256 типов прерываний с номерами от 0 до 255, которые делятся на внешние аппаратные, внутренние аппаратные и программные. Запросы на внешние прерывания формируются внешними по отношению к микропроцессору устройствами. Запросы на внутренние прерывания формируются при выполнении определенных команд или по некоторым условиям при выполнении команд. По любому прерыванию управление передается программе (процедуре) обслуживания прерывания посредством вектора прерывания, выбираемого из таблицы векторов прерывания, располагаемой в памяти.
Запросы на внешние прерывания воспринимаются и обрабатываются после выполнения текущей команды. Внешние прерывания поступают на микропроцессор по двум внешним выводам (INT и NMI) и делятся на маскируемые и немаскируемые.