- •2. Регистры процессора 8086, особенности регистровой модели.
- •3. Форматы и типы команд 80х86, режимы адресации операндов
- •4. Описание адреса операнда в команде ассемблера
- •7.Директивы описания данных в языке ассемблера
- •9. Сегментная модель памяти, описание сегментов.
- •10. Описание и обработка массивов на ассемблере.
- •11. Вычисления с фиксированной и плавающей точкой.
- •12.Форматы и типы данных арифметического сопроцессора.
- •13.Особые ситуации в численных расчетах.
- •14.Арифметический сопроцессор: архитектура сопроцессора; команды сопроцессора
- •Регистр состояний
- •15.Поток выполнения. Команды управления программой, переходы, ветвления, подпрограммы.
- •16.Команды управления программой. Реализация основных управляющих структур.
- •17.Понятие о подпрограмме; вызов подпрограммы; стек; адрес возврата; рекурсивная подпрограмма.
- •18.Способы передачи параметров в подпрограммы; передача параметров по ссылке и по значению.
- •19.Соглашение о связях Pascal.
- •20.Понятие о прерывании; обработка прерываний, функции контроллера прерываний.
- •21.Система прерываний микропроцессора 8086; Обмен по прерываниям.
- •22.Исключительные ситуации и прерывания. Программные прерывания.
- •23. История появления и развития эвм, поколения эвм.
- •Второй период (1955 г.–начало 60-х). Компьютеры на основе транзисторов. Пакетные операционные системы
- •Третий период (начало 60-х – 1980 г.). Компьютеры на основе интегральных микросхем. Первые многозадачные ос
- •Четвертый период (с 1980 г. По настоящее время). Персональные компьютеры.
- •24. Принципы фон-Неймана, понятие об архитектуре эвм.
- •25. Состав фон-неймановской эвм. Устройство управления, алу, память, порты внешних устройств; регистры процессора.
- •26. Представление информации в памяти эвм. Дополнительный код. Признаки переполнения и переноса. Двоично-десятичные числа.
- •27.Команды цп; выполнение команд; цикл процессора; классификация команд.
- •28. Понятие о системном интерфейсе эвм; способы обмена данными между процессором и другими устройствами. Контроллер периферийного устройства.
- •29.Программно-управляемый обмен. Понятие о прямом доступе к памяти.
- •30. Понятия «интерфейс», «магистраль», «протокол». Состав интерфейсов; структура шин адреса, данных, команд, управления
- •36. Кэш память и массовая оперативная память; способы организации кэш памяти.
- •48. Конфликты по управлению; способы минимизации потерь в результате конфликтов по управлению, прогнозирование ветвлений.
- •49. Суперскалярные процессоры и процессоры с длинным командным словом.
- •52. Классификация параллельных проектов. Системы класса simd; матричная и векторная обработка данных.
- •53. Системы класса mimd; Классификация. Модели связи и архитектуры памяти; способы реализации и основные особенности.
- •56. Проблемы когерентности кэш памяти в многопроцессорных системах. Протокол mesi. Системы с массовым параллелизмом.
- •64 Битные процессора amd. K8, архитектура и основные особенности.
- •64. Процессоры UltraSparc как характерные представители класса risc процессоров.
- •65.Многоядерные процессоры компаний Intel
- •66. Многоядерные процессоры компаний amd
66. Многоядерные процессоры компаний amd
В соответствии с принятой в AMD архитектурой Direct Connect Architecture, каждый процессор имеет встроенный контроллер памяти. Шина HyperTransport обеспечивает непосредственную передачу данных между процессорами, системой ввода/вывода и памятью со скоростью 8 Гбит/с. В феврале 2007 г. AMD выпустила новые двухъядерные процессоры Opteron с более высокими тактовыми частотами — до 2,8 ГГц — и более высокой, чем у предшествующих моделей, энергоэффективностью. До конца 2007 г. компания доведет тактовую частоту своих двухъядерных процессоров до 3 ГГц. Двухъядерные процессоры оказались удачным решением и получили широкое распространение. Сегодня эти процессоры, отличающиеся высоким быстродействием и эффективными средствами энергосбережения, установлены почти на всех серверах и на многих настольных системах пользователей из сферы бизнеса. Следуя тому же сценарию, который привел к появлению двухъядерных устройств, Intel и AMD удвоили ставки и перешли от двухъядерной технологии процессоров к четырехъядерной. Выпустив в ноябре 2006 г. модель Quad-Core Intel Xeon processor 5300 series, Intel стала лидером этой гонки. Компания AMD сделает ответный ход в середине 2007 г., когда на рынок поступит ее четырехъядерный процессор под кодовым названием Barcelona. И снова, как и в случае с двухъядерными процессорами, Intel и AMD предлагают четырехъядерные решения, существенно отличающиеся друг от друга. В конструкцию процессора Barcelona был внесен ряд других важных усовершенствований. Он обеспечивает 128-разрядную обработку данных с плавающей запятой и оснащен новым кэшем третьего уровня емкостью 2 Мбайт, используемым всеми ядрами. Поскольку каждый процессор выполняет в течение одного такта больший объем работы, повышение его производительности (составляющее порядка 15%) обеспечивает общее повышение быстродействия примерно на 40%. Важная особенность четырехъядерных процессоров AMD состоит в том, что на уровне гнезд они совместимы с существующими двухъядерными процессорами Socket F. Следовательно, современные двухъядерные системы, построенные с использованием технологии AMD Socket F, могут быть модернизированы до уровня четырех ядер путем обычной замены процессоров и последующей модернизации системы BIOS. Модель Barcelona должна превзойти четырехъядерные процессоры Intel и по масштабируемости. Каждое ядро четырехъядерной пластины процессора Barcelona в будущем теоретически может быть модернизировано до уровня двухъядерного кристалла. В сущности, это означает возможность размещения на одной четырехъядерной пластине четырех двухъядерных процессоров