- •2. Регистры процессора 8086, особенности регистровой модели.
- •3. Форматы и типы команд 80х86, режимы адресации операндов
- •4. Описание адреса операнда в команде ассемблера
- •7.Директивы описания данных в языке ассемблера
- •9. Сегментная модель памяти, описание сегментов.
- •10. Описание и обработка массивов на ассемблере.
- •11. Вычисления с фиксированной и плавающей точкой.
- •12.Форматы и типы данных арифметического сопроцессора.
- •13.Особые ситуации в численных расчетах.
- •14.Арифметический сопроцессор: архитектура сопроцессора; команды сопроцессора
- •Регистр состояний
- •15.Поток выполнения. Команды управления программой, переходы, ветвления, подпрограммы.
- •16.Команды управления программой. Реализация основных управляющих структур.
- •17.Понятие о подпрограмме; вызов подпрограммы; стек; адрес возврата; рекурсивная подпрограмма.
- •18.Способы передачи параметров в подпрограммы; передача параметров по ссылке и по значению.
- •19.Соглашение о связях Pascal.
- •20.Понятие о прерывании; обработка прерываний, функции контроллера прерываний.
- •21.Система прерываний микропроцессора 8086; Обмен по прерываниям.
- •22.Исключительные ситуации и прерывания. Программные прерывания.
- •23. История появления и развития эвм, поколения эвм.
- •Второй период (1955 г.–начало 60-х). Компьютеры на основе транзисторов. Пакетные операционные системы
- •Третий период (начало 60-х – 1980 г.). Компьютеры на основе интегральных микросхем. Первые многозадачные ос
- •Четвертый период (с 1980 г. По настоящее время). Персональные компьютеры.
- •24. Принципы фон-Неймана, понятие об архитектуре эвм.
- •25. Состав фон-неймановской эвм. Устройство управления, алу, память, порты внешних устройств; регистры процессора.
- •26. Представление информации в памяти эвм. Дополнительный код. Признаки переполнения и переноса. Двоично-десятичные числа.
- •27.Команды цп; выполнение команд; цикл процессора; классификация команд.
- •28. Понятие о системном интерфейсе эвм; способы обмена данными между процессором и другими устройствами. Контроллер периферийного устройства.
- •29.Программно-управляемый обмен. Понятие о прямом доступе к памяти.
- •30. Понятия «интерфейс», «магистраль», «протокол». Состав интерфейсов; структура шин адреса, данных, команд, управления
- •36. Кэш память и массовая оперативная память; способы организации кэш памяти.
- •48. Конфликты по управлению; способы минимизации потерь в результате конфликтов по управлению, прогнозирование ветвлений.
- •49. Суперскалярные процессоры и процессоры с длинным командным словом.
- •52. Классификация параллельных проектов. Системы класса simd; матричная и векторная обработка данных.
- •53. Системы класса mimd; Классификация. Модели связи и архитектуры памяти; способы реализации и основные особенности.
- •56. Проблемы когерентности кэш памяти в многопроцессорных системах. Протокол mesi. Системы с массовым параллелизмом.
- •64 Битные процессора amd. K8, архитектура и основные особенности.
- •64. Процессоры UltraSparc как характерные представители класса risc процессоров.
- •65.Многоядерные процессоры компаний Intel
- •66. Многоядерные процессоры компаний amd
64. Процессоры UltraSparc как характерные представители класса risc процессоров.
Физически в UltraSparc 128 регистров.
UltraSparc не имеет КЭШа L2. КЭШ L1 команд – 32 кбайта, КЭШ L1 данных – 64 кбайта.
В отличии от процессора 8086 – нет блока декодирования команд. Планирование и переупорядочивания команд по возможности возлагается на компилятор. Для упрощения предсказаний переходов компилятор определяет наиболее вероятное поведение команды перехода. Блок предсказания может отслеживать 16000 команд. Точность 97%.
Блок выборки: выбирает 4 команды. В буфере они делятся на 2 потока. Для ускорения обращения к памяти используется буферизированную сквозную память.
65.Многоядерные процессоры компаний Intel
Вскоре после перехода на x64 архитектуру как AMD, так и Intel в спешном порядке занялись разработкой технологий на базе двух ядер. Возможности наращивания вычислительной мощности исключительно за счет повышения тактовой частоты процессора оказались исчерпаны, и оба изготовителя процессоров пришли к заключению, что самый простой способ увеличить мощность предполагает использование параллелизма. Габариты процессоров становились все меньше, благодаря чему открылась возможность производить двухъядерные процессоры, в которых на одной полупроводниковой пластине размещаются два процессора. Дополнительное достоинство такого подхода состоит в том, что при тех же энергозатратах (т.е. при том же напряжении), что и при использовании одного процессора, мощность устройства практически удваивается.
В 2005 г. Intel стал первой корпорацией, выпустившей двухъядерный процессор В январе 2006 г. компания Intel перешла на микроархитектуру Core. В ней используется более короткий, чем в архитектуре NetBurst, конвейер инструкций, за счет чего в течение каждого такта процессоры выполняют значительно большее число инструкций и достигают более высокого уровня производительности, хотя и функционируют с меньшей тактовой частотой, нежели прежние модели процессоров Intel. Компания AMD поспешила ответить на эту инициативу Intel, выпустив собственный 64-разрядный двухъядерный процессор Athlon 64 X2.
В двухъядерных процессорах этих двух производителей реализованы совершенно непохожие архитектуры. В устройствах Intel используется технология с разделяемой системной шиной, обеспечивающая каждый процессор половиной запаса мощности системной шины. При работе памяти и выполнении операций доступа к системе ввода/вывода тоже используется ресурс системной шины, так что быстродействие шины становится решающим фактором, определяющим общую производительность системы.
При изготовлении последней двухъядерной модели процессора Intel Core 2 Duo используется технологический процесс 65 нм. В устройствах Core 2 Duo и Core 2 Extreme оба ядра располагаются на одной полупроводниковой пластине. Каждое ядро имеет выделенный кэш первого уровня емкостью 64 Кбайт, который состоит из кэша инструкций на 32 Кбайт и кэша данных на 32 Кбайт. Кроме того, оба ядра совместно используют кэш второго уровня емкостью 4 Мбайт. Модель Core 2 Duo обеспечивает обработку в течение одного такта 128-разрядных инструкций SSE (Streaming Single-Instruction, Multiple-Data Extensions), которые используются в сложных математических расчетах и при построении графических изображений. Кроме того, она имеет новую энергосберегающую структуру и системную шину, функционирующую с тактовой частотой 1066 МГц.
Четырехъядерный процессор Intel представляет собой два двухъядерных процессора, размещенных на одном кристалле. Иными словами, разработанное специалистами Intel четырехъядерное устройство Xeon представляет собой не собственно четырехъядерный процессор, а сдвоенный двухъядерный процессор. Но хотя такая архитектура позволила компании Intel быстро довести изделие до рынка, предложенная структура не является оптимальной. Когда процессоры, размещенные на отдельных ядрах, обмениваются данными, эти данные приходится пересылать по системной шине и через контроллер памяти, а это не самый эффективный способ. Кроме того, как и в более ранних структурах Intel, при подобном подходе общее быстродействие системы ставится в зависимость от быстродействия системной шины. Но, несмотря на указанные недостатки и благодаря усовершенствованиям в микроархитектуре Intel Core, а также подключению дополнительных процессоров, четырехъядерные кристаллы Intel являются самыми быстрыми из представленных на рынке x64-совместимых процессоров.