5.2.3 Многорежимный буферный регистр к589ир12 (i8212)

Многорежимный буферный регистр (МБР) является 8-разрядным уст­ройством с выходными вентилями, имеющими три устойчивых состоя­ния, и логикой для управления и выборки кристалла. В состав МБР вхо­дит также триггер прерываний, предназначенный для выработки сигнала за­проса прерывания в МП. Выборка кристалла производится при нулевом сигнале на входе ВК1 и единичном на входе ВК2. Вход ВР (выбор режима) задает режим работы схемы.

Режим ввода: ВР=0.

Прием информации производится по единичному стробу на входе С, а выдача информации – при выборке МБР по входам ВК1 и ВК2 (в против­ном случае выходы схемы находятся в состоянии высокого сопротивле­ния). Сигнал на входе С осуществляет сброс триггера прерываний и фор­мирует сигнал «запрос на прерывание» (ЗПР).

Режим вывода: ВР=1.

Выходные вентили открыты. Прием информации осуществляется при выборке данного МБР по входам ВК1 и ВК2.

При организации МП-системы МБР может исполь­зоваться в качестве буферного регистра с повышенной нагрузочной способностью по току и ёмкости нагрузки, порта ввода и порта вывода, драйвера двунаправленной шины.

При коммутации входов С, ВР и R, указанной на рис.5.2,а, обеспечива­ется режим работы, в котором происходит постоянная запись в МБР ин­формации со входной шины. Выдача информации осуществляется при вы­боре кристалла. Применение МБР в качестве буфера значительно уве­личи­вает нагрузочную способность шины данных.

МБР может использоваться в качестве интерфейсного устройства ввода (порта ввода), если осуществить подключение его выводов, как показано на рис.5.2,б.

Устройство ввода взаимодействует с МП в режиме прерывания. Когда устройство ввода готово к выдаче информации в МП, оно посылает строб на вход С МБР. При этом сбрасывается в ноль триггер прерывания и на выходе МБР формируется сигнал запроса на прерывание в МП. МП пере­ходит на соответствующую прерывающую программу, в начале ис­полне­ния которой определяет устройство, запросившее прерывание. МП посы­лает сигналы на входы выборки кристалла и принимает данные от устрой­ства ввода с шины данных.

Применение МБР в качестве интерфейсного устройства вывода показано на рис.5.2,в. Принцип работы порта вывода подобен работе порта ввода.

Два МБР могут управлять направлением передачи информации по дву­направленной шине (рис.5.2,г). Сигнал выбора направления (ВН) опреде­ляет, какой из двух МБР будет открыт, а какой будет находиться в со­стоя­нии высокого сопротивления. Например, при ВН=0 выбирается МБР1, на­правление передачи информации – слева направо по шине дан­ных.

5.2.4 Программируемый параллельный интерфейс (ппи) - кр580вв55а.

К числу ППИ следует отнести следующие БИС:

КР580ВВ55 (8255-базовый вариант фирмы INTEL)

8255A -улучшенный вариант

МС6820 -базовый вариант(MOTOROLА)

МС6821 -улучшенный вариант.

В состав этих БИС входят программно-доступные регистры управляющих слов (РУС), содержимое которых и определяет режим работы этих м/с. Программный доступ к РУС со стороны МП дает возможность управлять работой ППИ и изменять характеристики интерфейса. Для программирования работы ППИ МП выдает в ППИ управляющее слово, используя для этой цели команду OUT с адресом РУС ППИ.

Микросхема КР580ВВ55А - программируемое устройство ввода-вывода параллельной информации, применяется в качестве программируемых портов ввода-вывода, позволяет сопрягать различные типы периферийных устройств с магистралью данных МПС.

Условное графическое обозначение микросхемы приведено на. рис. 3.18, назначение выводов — в табл. 3.19, структурная схема показана на рис. 3.19,

Обмен информацией между магистралью данных систем и микросхемой КР580ВВ55А осуществляется через 8-разрядный двунаправленный трехстабильный канал данных (D). Для связи с периферийными устройствами используются 24 линии ввода/вывода, сгруппированные в три 8-разрядых канала ВА, ВВ. ВС, направление передачи информации и режимы работы которых определяются программным способом.

Микросхема может функционировать в трех основных режимах. В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через два независимых 8-разрядных канала ВА и ВВ и два 4-разрядных канала ВС.

В режиме 1 обеспечивается возможность ввода или вывода .информации в/или из периферийного устройства через два независимых 8-разрядных канала ВА и ВВ по сигналам квантирования. При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленный 8-разрядный канал ВА по сигналам квитирования. Для передачи и приема сигналов управления обменам используются пять линий канала ВС. Выбор соответствующего канала и направление передачи информации через канал определяются сигналами АО, А1 (соединяемые обычно с младшими разрядами канала адреса системы) и сигналами RD#, WR#, CS# в соответствии с табл. 3.20.

Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова (РУС). Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трех режимов работы: режим 0 - простой ввод-вывод; режим1 - cтробируемый ввод-вывод; режим2- двунаправленный канал.

При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменять как в начале, так и в процесс выполнения программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. При изменении режима работы любого канала все выходные и выходные регистры каналов и триггеры состояния сбрасываются. Формат управляющего слова, определяющего режимы работы каналов приведен на рис. 3.21.

В дополнение к основным режимам работы микросхема обеспечивает возможность программной независимой установки в 1 и сброса в 0 любого из разрядов регистра канала ВС. Формат управляющего слова установки-сброса разрядов регистра канала ВС показан на рис. 3.22.

Временные диаграммы работы ППИ в режимах 0,1,2, а также примеры программирования ППИ показаны в Приложении к «Методические указания по курсовому проектированию». Примеры применения ППИ даны в разделе «Разработка интерфейса многоразрядного индикатора».

5.2.5 Шинный формирова­тель КР580ВА86 (i8286)

Микросхема КР580ВА86 предназначена для реализации 8-разрядных однонаправленных и двунаправленных буферных схем с тремя состояниями на выходе. На рис.5.3 приведены структурная схема и ус­ловное графическое обозначение БИС КР580ВА86. Формирователь КР580ВА87 отличается тем, что имеет инвертирующие буферы.

Т

Рис.5.3 Шинный формирователь КР580ВА86:

а – структурная схема; б – условное графическое обозначение

рехстабильные буферные схемы с тремя состояниями выбираются только при низком уровне напряже­ния на ли­нии OE. При этом, если на входе Т (Transmitter) высокий уровень напряжения, то открывается буфер для пе­редачи из канала А в B. В противном случае осуществляется пере­дача в другом направлении. Временные диаграммы работы буфера пред­ставлены на рис. 5.4

8

Рис. 5.4 Временные диаграммы работы формирователей КР570ВА86/ВА87

-разрядные ка­налы A и B шинного фор­мирователя не эк­вива­лентны. Так, если со сто­роны ка­нала A ток на­грузки не дол­жен пре­вы­шать 0,016А, а ем­кость нагрузки 100пФ, то со стороны канала B обес­печива­ется более вы­со­кая нагру­зочная способность: максимальный ток на­грузки 0,032А, а емкость нагрузки не более 300пФ.

5.2.6 Буферный регистр КР580ИР82 (i8282)

В

Рис.5.5 Буферный регистр КР580ИР82:

а – структурная схема; б – условное графическое обозначение

ыполненный по биполярной технологии буферный регистр КР580ИР82 используется в качестве 8-разрядного фиксатора или буфера. На рис.5.5 представлены схема и услов­ное обозначение реги­стра КР580ИР82, в отличие от которого, регистр КР580ИР83 имеет ин­версную выходную шину.

О

Рис.5.6. Временные диаграммы работы регистров КР580ИР82/ИР83

сновой схемы яв­ляется 8-разрядный ре­гистр-защелка со ста­тическим син­хронным входом STB (strobe). Запись дан­ных в ре­гистр разре­шена при STB=1. В про­тивном слу­чае ре­гистр нахо­дится в ре­жиме хране­ния. На вы­ходе регистра име­ется бу­фер с тремя состоя­ниями, управ­ляе­мый сиг­на­лом OE (Output Enable). Буфер обеспечивает выход­ной ток до 0,032А и емкость на­грузки до 300пФ. Если управляю­щий сиг­нал OE ак­ти­вен, то данные регистра пе­ре­даются на вы­ход МС. При OE=1 выход­ной буфер закрыт и находится в со­стоянии с большим со­про­тивле­нием. Вре­менные диа­граммы ра­боты ре­ги­стров пред­став­лены на рис. 5.6.