9.1.2. Пмл (програмована матрична логіка)

Програмована матрична логіка (ПМЛ) (в англомовних літературних джерелах PAL – Programmable Array Logic) є спрощеним варіантом ПЛМ і характеризується тим, що має програмовану матрицю елементів І та фіксовану матрицю АБО. Поява цих пристроїв обумовлена тим, що в переважній більшості прикладних задач використовуються нескладні логічні функції, які можуть бути реалізовані на скінченній кількості елементів АБО. У ПМЛ відпадає необхідність програмування матриці АБО, внаслідок чого її використання суттєво спрощується.

Приклад організації ПМЛ представлений на рис. 9.5.

Рис. 9.5

Прикладами ПМЛ такого типу є мікросхеми PAL16L8, PAL22V10 ТТЛ, а також GAL16V8-5 і PALCE16V8-5 КМОН-технологій. Серед мікросхем країн CHД подібними є мікросхеми серії КМ1556 (ХП4, ХП6, ХП8, ХЛ8). Різновидом цього класу є ПЛІС, які мають тільки одну програмовану матрицю І, – наприклад, мікросхема 85С508 фірми Intel.

Мікросхеми ПМЛ знайшли широке використання при реалізації нескладних логічних функцій і інтенсивно вдосконалювались в різних напрямках. Виникли ПМЛ з програмованим вихідним буфером, що дало можливість отримувати як прямі, так і інверсні значення функцій; мікросхеми з двонаправленими виводами, що могли використовуватись як входи, так і як виходи; мікросхеми з елементами пам’яті на основі синхронних D-тригерів або цілих регістрів. Все це значно розширює області використання програмованої матричної логіки, відкрило можливості побудови синхронних цифрових автоматів.

Рис. 9.6

На рис. 9.6 приводиться умовне зображення ПМЛ PAL16L8 – мікросхеми, що до останнього часу знаходила широке використання при побудові спеціалізованих цифрових пристроїв. Її програмована матриця І має 64 рядки і 32 стовпці і використовувані для програмування 64 × 32 = 2048 перепалювані перемички. Кожен з 64-х елементів матриці І має 32 входи, що охоплюють 16 вхідних змінних та їх заперечення; 10 з них приєднується до входів I₁ ÷ I₁₀ , а решта 6 мають можливість приєднуватись до виводів IO₂ ÷ IO₇ , що можуть програмуватись як входи, так і як виходи, а також мають Z-стан.

9.1.3. Мікросхеми програмованої макрологіки

Одним з напрямків побудови ПМЛ є ПЛІС, що мають лише одну програмовану матрицю І чи І-НІ (АБО-НІ), але за рахунок великої кількості інверсних зворотних зв’язків на їх основі можливо будувати складні логічні функції. До цього класу відносять мікросхеми PLHS501, PLHS502 фірми SIGNETICS, які побудовані на основі матриці І-НІ, а також мікросхему XL78C800 фірми EXEL, побудовану на основі матриці АБО-НІ.

Оскільки ПЛІС за рівнем інтеграції характеризуються кількістю елементів 2І-НІ, то приведені вище мікросхеми характеризуються як ПЛІС низького рівня інтеграції з середньою кількістю ЛЕ до 1500…2000.

У цілому вони морально застарілі не тільки з точки зору їх технологій виготовлення, а й з точки зору програмування.

9.1.4. Бмк (базові матричні кристали)

Ще одним напрямком розвитку ПЛІС були базові матричні кристали (БМК), призначені для реалізації нестандартних пристроїв ЕОМ без використання інтегральних схем низького і середнього рівня інтеграції, орієнтуючись на великі інтегральні схеми (ВІС) (в англомовній літературі для позначення ВІС такого призначення використовується термін GA (Gate Array – вентильна матриця). Причини, що спонукали до створення ВІС такого призначення, полягають у наступному. Витрати на розробку ВІС, а також надвеликих ІС (НВІС) (у російській термінології – БИС і СБИС), дуже великі і визначаються сотнями мільйонів доларів, тому розробляти спеціалізовані ВІС нераціонально. Розв’язання проблеми знайшли в тому, що були розроблені НВІС, функціонування яких налаштовувалось під конкретні задачі лише на заключних стадіях їх виготовлення. Все це в цілому дозволило значно знизити їх вартість, час на проектування та виготовлення і дало можливість використовувати ВІС та НВІС для побудови унікальних або спеціалізованих пристроїв.

Фірмами-виробниками країн CHД виготовляються БМК з кількістю еквівалентних ЛЕ до 50 тисяч, з затримкою кожного з них 20 нс.