Розділ IX основи проектування цифрових пристроїв на базі програмованих логічних матриць (пліс)

9.1. Основи побудови структур простих пліс

Розглянуті у попередніх розділах різноманітні цифрові пристрої відносяться до стандартних інтегральних схем невисокого рівня інтеграції. Вони навіть на сучасному рівні розвитку мікропроцесорної техніки знаходять дуже широке використання, виготовляються на основі простих технологій, а тому мають низьку вартість, що, знову ж таки, підштовхує розробників цифрової апаратури до їх використання.

Але, поряд із стандартними елементами, у будь-якому цифровому пристрої існують і нестандартні модулі, без використання яких часто не можна обійтися, але їх виготовлення на стандартних елементах є або неможливим, або надто затратним, оскільки приводить до використання великої кількості корпусів, ускладнення монтажу, друкованих плат, зростанню часових затримок і т. п. Виготовлення спеціалізованих ІС на замовлення приводить до значних витрат коштів і часу на їх розробку та виготовлення. Саме ці проблеми і дали поштовх до створення інтегральних схем з програмованою і репрограмованою структурами, призначених для побудови нестандартних модулів розроблюваної електронної системи. Незважаючи на той факт, що такі структури можуть мати досить значну кількість логічних елементів, їх структура та висока серійність будуть більш вагомими аргументами в цьому плані.

Використання програмованих логічних інтегральних схем відкриває безмежний простір для розробника електронної апаратури. На їх основі можливе створення функціонального обладнання різного ступеня складності. Наприклад, протягом останнього часу провідні фірми-виробники ПЛІС почали рекламувати свої вироби як повноправну заміну класичним процесорам цифрової обробки сигналів.

9.1.1. Плм (програмовані логічні матриці)

Програмовані логічні матриці (ПЛМ) (PLA – Programmable Logic Array) історично були першими з програмованих інтегральних схем. Прикладами ПЛМ можуть служити вітчизняні мікросхеми К556РТ1, К556РТ2, К556РТ21.

Узагальнена їх структура приведена на рис. 9.1.

Рис. 9.1

Матриця складається з послідовно з’єднаних вхідного блоку, призначеного для формування парафазних груп вхідних сигналів необхідної потужності; матриці M₁ багатовходових елементів І; матриці M₂ елементів АБО і вихідного блоку, який забезпечує необхідні характеристики вихідного сигналу безпосередньо виходу (наявність Z-стану, відкритий колектор і т. п.).

Основними параметрами ПЛМ є кількість входів n, кількість мінтермів (виходів матриці M₁) k і кількість виходів m. Реально завжди виконується нерівність: 2ⁿ >> k, тому число мінтермів визначає складність логічних функцій, що реалізуються.

а
б	в

Рис. 9.2

На рис. 9.2, а приводиться приклад принципової схеми з n = 4 і m = 3 для ТТЛ, а на рис. 9.2, б, в – схеми відповідних комутаційних вузлів, що складаються з діода і плавкої перемички, подібно до РПЗП.

При використанні КМОН-технології діоди замінюються польовими транзисторами. Схема матриці (рис. 9.2, а) залишається незмінною, а схеми комутаційних вузлів забезпечують реалізацію логічних операцій І-НІ та АБО-НІ, що не впливає на кінцевий результат.

У практиці проектування цифрових пристроїв на ПЛМ використовується спрощене зображення їх схемотехніки. Приклад такого зображення для n = 4; k = 6; m = 3 приводиться на рис. 9.3. Крапки, що встановлені на пересіченні рядків та стовпців матриці, характеризують відповідні з’єднання.

Рис. 9.3

З приведеної на рис. 9.3 схеми матриці можемо записати функції, які реалізуються з її використанням:

де

Однією з особливостей, що відрізняють ПЛМ від ПЗП, є можливість використання свого роду зворотних зв’язків, тобто з’єднання виходів ПЛМ з її входами, що дає змогу реалізовувати більш складні логічні функціональні залежності. Приклад такої схеми приводиться на рис. 9.4, з якого маємо:

Рис. 9.4

Недоліком архітектури ПЛМ виявилося слабке використання ресурсів програмованої матриці АБО, тому подальший розвиток отримали мікросхеми, побудовані за архітектурою програмованої матричної логіки (ПМЛ).