Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
DE4.doc
Скачиваний:
16
Добавлен:
19.11.2019
Размер:
3.02 Mб
Скачать

Розділ IV тригери. Тригерні схеми Вступ

До цього часу ми розглядали цифрові схеми, у яких мав місце односторонній зв’язок від входу до виходу.

Р озглянемо тепер одну з найпростіших схем, в якій є зворотній зв’язок з виходу на вхід (рис. 4.1). Приведена схема навіть за зовнішнім виглядом має деякі особливості:

  • по-перше, ми не можемо говорити про один вихід, так як елементи об’єднані в кільце і виходів буде стільки, скільки елементів;

  • по-друге, задавши традиційно повний перебір вхідних значень змінних х1 х, побачимо, що проаналізувати стан схеми неможливо без допоміжних умов, які необхідно задавати заздалегідь;

  • по-третє, схема має позитивний зворотній зв’язок, подібно до генераторних схем, наслідком чого є те, що зміна станів окремих елементів відбувається майже одночасно для всіх елементів.

У цифровій схемотехніці такі схеми називаються тригерними схемами, або частіше просто тригерами.

У загальному вигляді тригерна схема має вигляд, що відповідає рис. 4.2.

У цифрових пристроях використовується велика кількість різноманітних тригерів, але всі вони мають у своєму складі елемент пам’яті (ЕП) та схему керування (СК), яка має два виходи – прямий Q та інверсний , котрі можуть приймати значення 1 або 0. Керування елементом пам’яті відбувається за допомогою входів S (Set – установлення стану Q = 1, ) та R (Reset – повернення до початкового стану Q = 0, ). Логічні значення сигналів залежать від значень вхідних логічних змінних х1хn , сигналів синхронізації c1cn , станів виходів елемента пам’яті Q та і логіки роботи схеми керування. У залежності від призначення схеми змінюється її логічна функція, кількість входів x, кількість та характер входів синхронізації.

У зарубіжній інженерній практиці всі тригерні схеми розділяються на дві групи.

Перша з них – flip-flop – характеризується тим, що вибірка вхідних сигналів і відповідна зміна виходів визначається в моменти дії тактових часових сигналів (синхронні тригери).

Особливість другої групи схем – latch – полягає в тому, що вони змінюють свій стан при зміні вхідних сигналів незалежно від наявності чи відсутності часових тактових сигналів.

Розглянемо тригерні схеми на конкретних прикладах.

4.1. RS-тригери

Схема RS-тригера, зібраного на логічних елементах 2АБО-НІ, приведена на рис. 4.3, а. Вона відрізняється від схеми, приведеної на рис. 4.1, тільки позначеннями входів та виходів.

Завдяки симетричному вигляду, вона часто називається симетричним RS-тригером (але зовнішня симетрія не означає симетрію електричних режимів роботи логічних елементів DD1, DD2). На рис. 4.3, б приведено його умовне позначення.

Стан тригера часто ототожнюється з сигналом на прямому виході Q.

Особливість тригерних схем, на відміну від комбінаційних, полягає в тому, що будь-який із станів є стійким при відсутності вхідних сигналів.

Припустимо, що R = S = 0, а . Тоді на виході елемента DD1 зберігатиметься значення Q = 0, яке забезпечує значення виходу елемента DD2, тобто підтверджує нульовий стан тригера.

Припустимо, що у цьому стані на входи тригера подано комбінацію потенційних сигналів R = 0, S = 1. Тоді вихід елемента DD2 прийме значення , а вихід елемента DD1 прийме значення Q = 1. Тобто вказаною комбінацією вхідних сигналів ми запишемо сигнал S = 1 у тригер як один біт інформації. Змінити стан тригера на попередній можливо протилежною комбінацією вхідних сигналів R = 1, S = 0. Якщо ми повторимо подачу цієї комбінації вхідних сигналів при Q = 0, , то стан тригера не зміниться. Таким чином, стан виходів тригера в момент часу, наступний за моментом подачі вхідних сигналів, залежить не тільки від комбінації вхідних сигналів, але й від попереднього стану його виходів. Тому для аналізу схеми необхідне розподілення станів входів та виходів тригера у часі. Для цього попередні стани позначаються індексом : S, R, Q. Наступний стан тригера, в який той переходить у результаті дії комбінації вхідних сигналів з урахуванням значень виходів у n-й момент часу, позначається як Qn+1, . Завдяки такому розподіленню станів та вхідних сигналів у часі з’являється можливість використовувати логічні функції для запису алгоритму роботи тригерів.

П

Табл. 4.1

Rn

Sn

Qn

Qn+1

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

x

1

1

1

x

овна таблиця станів RS-тригера (Табл. 4.1) описує особливості його роботи. Звернемо увагу на те, що при Sn = Rn = 1, незалежно від Q, стан виходів тригера є невизначеним. Дійсно, якщо подати на обидва входи таку комбінацію сигналів, то на обох виходах з’являться логічні нулі (Qn+1 =   = 0). Але якщо ці сигнали одночасно зняти, задавши Qn+1 = Rn+1 = 0, то стан виходів буде невизначеним. Це пов’язано з тим, що після зняття сигналів у кожному з логічних елементів буде протікати перехідний процес зміни станів, і результат його залежатиме від швидкодії елементів. Остання є величиною невизначеною. Тому розглянута комбінація вхідних сигналів називається невизначеною комбінацією, а перехід від такої комбінації до нульової – забороненим переходом. Фактично це означає, що при проектуванні цифрових пристроїв необхідно приймати міри для виключення подібних ситуацій.

Розглянемо більш детально роботу RS-тригера з точки зору забезпечення якості та надійності переходу з одного стану в інший, адже він широко використовується в якості елемента пам’яті більш складних тригерних схем. Подібні схеми часто називають бістабільними. Така назва витікає з того, що реально вона може знаходитись лише в одному з двох вказаних вище станів. Положення їх визначається точками перетину характеристик “вхід-вихід” логічних ключів, відповідно до рис. 4.5, на якому зображені характеристики “вхід-вихід” елементів DD1 і DD2.

Точки перетину характеристик 1 і 2 є точками стабільності. Але на рис. 4.5 існує ще одна точка перетину – точка 3, яка називається метастабільною, оскільки в ній контурний коефіцієнт підсилення буде рівним 1. Положення точки 3 може бути обчислено і аналітичним шляхом, якщо існує аналітична залежність UВИХ = (UВХ), але простіше це зробити графічно, як зображено на рис. 4.5.

Особливість метастабільної точки полягає в тому, що поява незначного шуму миттєво призведе до переходу в одну з стабільних точок, як показано стрілками на рисунку. Дійсно, поява незначного шуму на виході DD1 приведе до аналогічного зростання напруги на вході DD2 з послідуючим переходом у стабільну точку 1. Наявність метастабільної точки і необхідність її врахування в роботі цифрових схем обумовлено тим, що при незначній тривалості або амплітуді вхідних сигналів S і R схема може перейти в метастабільний стан.

П

Табл. 4.2

Rn

Sn

Qn+1

0

0

Qn

0

1

1

1

0

0

1

1

x

редставивши табл. 4.1 y формі карти Карно (рис. 4.4), помічаємо наступну особливість логічної функції: при значеннях Sn = Rn = 0 маємо Qn+1 = Qn, а для решти комбінацій входів значення виходу Qn+1 не залежить від значення Qn . Це дає можливість мінімізувати табл. 4.1 (див. табл. 4.2) та одержати характеристичне рівняння тригера:

(4.1)

Перетворюючи рівняння (4.1) в базиси логічних функцій І-НІ, одержуємо:

(4.2)

Цим рівнянням відповідає схема рис. 4.6. Перше з них виконане на DD1, а друге на DD2. Цей тригер працює в інверсних кодах.

Приклад 4.1. Побудувати таблицю станів для асинхронного RS-тригера, виготовленого на логічних елементах 2І-НІ, а також часові діаграми сигналів на входах і виходах при різних їх співвідношеннях.

Розв’язання. Таблиця станів будується або на основі Табл. 4.2, або на основі логічних рівнянь (4.2) і має вигляд Табл. 4.3. Високі рівні вхідних сигналів не змінюють стану тригера, а низькі рівні одночасно на двох входах є забороненими для тригера, виготовленого на логічних елементах 2І-НІ. Установка (запис інформації) забезпечується низьким рівнем по входу , а обнуління – відповідно, низьким рівнем по входу . Часові діаграми, що пояснюють роботу тригера, приведені на рис. 4.7.

Зміна станів тригерних схем при подачі різних послідовностей вхідних сигналів зображується за допомогою графа переходів (рис. 4.8).

Розглянемо детальніше особливості побудови графа переходів тригера. Виходячи з таблиці станів, можемо розглядати тригер як пристрій з одним виходом Q (Qn+1), оскільки другий вихід ( ) є лише інверсією першого. Вихід Q може приймати два значення. Позначимо їх q0 = 0 і q1 = 1 як дві вершини графа. Вектор впливаючих сигналів позначимо буквою ρ. Він може приймати, у відповідності до Табл. 4.2, значення , , . Вектор ρ0 не може змінювати стани тригера. Таку особливість на граф-схемі (рис. 4.8, а) зобразимо у вигляді дуги, що виходить з вершин і замикається на них. Вектор ρ1 переводить тригер у стан q1 = 1 і на граф-схемі зображується у вигляді дуги, що виходить з вершини q0 і закінчується в q1. Якщо тригер знаходиться в стані q1, то впливаючий сигнал ρ1 не змінить стану тригера. На граф-схемі це дуга, що замикається на стані q1. Аналогічно, впливаючий сигнал ρ2 переводить тригер зі стану q1 в q, а в стані q0 не впливає на нього. Оскільки перехід з q1 в q1 забезпечується двома сигналами з однаковим результатом, то поєднаємо його як:

.

(4.3)

Аналогічно маємо:

.

(4.4)

В результаті граф-схема переходів RS-тригера прийме вигляд рис. 4.8, б.

Графи переходів відповідають часовим діаграмам, що ілюструють роботу тригера у часі. Крім того, часові діаграми дають більш детальну характеристику перехідним процесам у схемі.

На рис. 4.9 наведені часові діаграми роботи тригера, схему якого зображено на рис. 4.3, а. Елементи тригера перемикаються послідовно. Запуск тригера відбувається за фронтом вхідного сигналу S у момент часу, коли його значення досягне порогового рівня спрацьовування логічного елемента DD2. Вихідний стан логічного елемента DD2 змінюється, і в момент часу, коли потенційний рівень спаду сигналу зменшиться до рівня порогової напруги елемента DD1, останній починає перемикатись. На рис. 4.9 послідовність перемикання показана стрілками.

Інтервал часу перемикання визначається з моменту t1 початку дії сигналу S до моменту t2 – завершення перемикання логічного елемента DD1. Цей інтервал часу tЗ , що зветься часом затримки на перемикання, дає можливість оцінити мінімальну тривалість вхідних сигналів, при якій гарантовано будуть змінюватися стани тригера.

З опису процесу перемикання витікає, що tЗ тригера визначається сумою часових затримок двох базових логічних елементів, на яких він виготовлений.

У довідковій літературі для кожного тригера приводиться таблиця станів, аналіз якої дозволяє визначити всі режими роботи пристрою.

П

Табл. 4.4

Sn

Rn

V

Qn+1

0

0

1

Qn

0

1

1

0

1

x

1

1

x

x

0

Z

риклад 4.2.
Пояснити особливості роботи RS-тригера К564ТР2 (аналоги провідних західних фірм-виробників – 4043BDC, CD4043AD, MC14043BAL, MN4043B, MSM4043B, SCB4043B, TC4043BP), таблиця станів якого додається (Табл. 4.4).

Розв’язання. У мікросхемі К564ТР2 дозволяючий вхід V повинен мати високий рівень потенціалу для забезпечення робочого режиму схеми. При V = 0 вихід Q переходить у високоомний стан. Тригер виготовлений з використанням логічних елементів 2АБО-НІ і має лише один прямий вихід, оскільки при Sn = Rn = V = 1 значення Qn+1 = 1 перебуває у незабороненому стані. При наявності двох виходів сигнали на їх виходах були б однаковими, що оцінювалося б як невизначеність.

RS-тригери у багатьох випадках використовуються як самостійні пристрої в тих ситуаціях, коли одним сигналом необхідно встановити якусь умову, а іншим – її зняти. Таке їх використання передбачається у контролерах і мікроконтролерах у складі регістрах ознак. Здебільшого RS-тригери використовуються у складі більш складних схем тригерів, модулів пам’яті. Вони знаходять широке використання в пристроях електронної автоматики.

П риклад 4.3. На рис. 4.10 приводиться схема пристрою з використанням RS-тригера, що призначена для скорочення тривалості вхідного імпульсу. Пояснити роботу пристрою.

Розв’язання. При подачі імпульсу високого рівня на вхід схеми він одночасно подається на вхід S тригера і встановлює його в стан, при якому забезпечується Q = 1. Як показано на рис. 4.9, цей процес перемикання триває деякий час, обумовлений часом послідовного перемикання логічних елементів DD2 і DD3. На виході DD1 в цей час має місце низький рівень сигналу. Після перемикання тригера на другому вході DD1 з’являється високий рівень сигналу, який з затримкою на його перемикання встановлюється на його виході і приводить до зворотної зміни стану тригера. Читачам пропонується самостійно побудувати часові діаграми.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]