8.2.2.3. Eeprom з трьохпровідною послідовною шиною

Типовими представниками таких мікросхем пам’яті виступають EEPROM фірми ATMEL AT93C46, АТ93С56, AT93C57, AT93C66. Умовне позначення мікросхеми приводиться на рис. 8.26, а призначення виводів – у Табл. 8.8.

Рис. 8.26

Табл. 8.8 Умовні позначення Призначення CS Chip Select SK Serial Data Clock DI Serial Data Input ORG Internal Organization DO Serial Data Output

Мікросхеми можуть бути організовані як 64/128/256 16-розрядних слів при ORG = 1 або як 128/256/512 однобайтних слів при ORG = 0. Доступ до мікросхем цієї групи забезпечується попереднім вибором мікросхеми (вхід CS) і забезпечується по трьохпровідній шині у послідовному форматі через виводи DI, DO та SK. Блок-схема мікросхеми пам’яті приводиться на рис. 8.27.

Рис. 8.27

Матриця пам’яті (MEMORY ARRAY) шляхом зміни рівня сигналу на вході ORG може переналагоджуватись на запис і читання слів довжиною в 1 або 2 байти. Організація пам’яті адресна, і доступ до елементів пам’яті забезпечується адресним кодом, який подається через вхід DI у послідовному форматі і декодується в модулі декодування.

Вхідна шина забезпечує гнучке керування мікросхемою за допомогою сімох команд, які подаються на зазначенні вище виводи (DI, DO, SK) від контролера. Дія команд починається за фронтом сигналу, що подається на вхід CS і містить у собі стартовий біт (SB – лог. “1”), відповідний код операції (Operation Code) ОС розміром в 2 біти і необхідну адресу доступу до пам’яті.

Постійні кодові комбінації для кожної з команд, як приклад, для мікросхеми АТ93С46 приведені у Табл. 8.9.

Табл. 8.9

Команда	SB	OC	Адреси		Дані		Коментарі
			× 8	× 16	× 8	× 16
READ	1	10	A6 … A0	A5 … A0			Читання даних, що зберігаються в пам’яті по визначених адресах
EWEN	1	00	11ххххх	11хххх			Забезпечення стирання перед записом
ERASE	1	11	A6 … A0	A5 … A0			Стирання пам’яті по адресах
WRITE	1	01	A6 … A0	A5 … A0	D7 … D0	D15 … D0	Запис пам’яті по адресах
ERAL	1	00	10ххххх	10хххх			Стирання всієї пам’яті
WRAL	1	00	01ххххх	01хххх	D7 … D0	D15 … D0	Запис всієї пам’яті
EWDS	1	00	00ххххх	00хххх			Заборона всіх команд

Команда READ містить у собі адресний код тих байтів, які повинні зчитатись. Після того, як команда декодується в модулі декодуючої логіки (MODE DECODE LOGIC), послідовний код адреси перетворюється у паралельний у модулі декодування адреси (ADDRESS DECODER) і подається на дешифратори рядків та стовпців. Дані з вибраних елементів пам’яті у послідовному форматі будуть передані через регістр даних (DATA REGISTER) і вихідний буфер (OUTPUT BUFFER) на вихід DO. Вихідні дані синхронізуються за фронтом синхросигналів, кодованих по SK. Вихідні дані 8-ми чи 16-ти бітного формату упереджує “холостий” біт низького рівня.

Часові діаграми процедури читання приведені на рис. 8.28.

Рис. 8.28

Команда ERASE забезпечує стирання всіх бітів в області пам’яті, що визначена адресами. Вона переводить всі елементи пам’яті в стан логічної “1”. Операція стирання здійснюється протягом циклу, що задається внутрішнім генератором одразу після того, як адреса і команда декодуються у відповідних модулях. Поява сигналу на виході DO відображає, що операція стирання завершена і мікросхема готова до прийому нової команди.

Команда ERAL (ERase ALl) забезпечує запис у кожен елемент пам’яті матриці сигналу логічної “1”. Вона часто використовується для тестування пам’яті.

Команда WRITE містить у собі 8 або 16 біт даних, що записуються по визначених адресах. Часові діаграми сигналів на шині при виконанні команди приведенні на рис. 8.29.

Рис. 8.29

Програмний цикл запису даних починається після отримання у послідовному форматі даних через вхід DI і триває протягом інтервалу часу t_WP . Протягом цього циклу, якщо матиме місце звернення до мікросхеми по входу CS, на виході DO мікросхеми з’явиться сигнал низького рівня, який інформує про зайнятість її у режимі запису. Якщо звернення до мікросхеми буде тривати, то по закінченню циклу запису на виході DO появиться сигнал високого рівня, що інформує про готовність мікросхеми до чергового обміну.

Команда WRAL (WRite ALl) програмує всю пам’ять мікросхеми по зразку, що визначений в інструкції. Часові діаграми сигналів на шині при виконанні команди приведені на рис. 8.30.

Рис. 6.30

Команди EWEN (Erase/Write ENable) і EWEDS (Erase/Write DiSable) призначенні для забезпечення гарантованого зберігання даних та їх запису при подачі напруги живлення, при зміні команд.

Мікросхеми АТ93 сумісні з контролерами, що працюють на частоті 2 МГц, мають цикл запису t_WP = 1 мс, витримують до 1 млн. циклів запису, тривалість зберігання даних до 100 років.

При використанні мікросхеми з контролерами вхід ORG повинен бути приєднаним до загальної шини або шини живлення в залежності від формату даних. Вона може використовуватись як з чотирьохпровідною шиною обміну з контролером (CS, SK, DI, DO), так і з трьохпровідною. В останньому випадку вхід DI об’єднується і розглядається з боку контролера як один провідник з двонаправленої шиною.