8.1.2. Двовимірне декодування в пзп

Припустимо, що нам необхідно побудувати ПЗП з організацією 128 × 1 за структурою, що була описана вище. Зрозуміло, що в такому випадку необхідно мати дешифратор “з 7 на 128”, котрий, як відомо, не так легко створити. Тому виникла інша ідея створення ПЗП такого типу – на основі діодної матриці з розділеною дешифрацією рядків та стовпців. Приклад її реалізації приводиться на рис. 8.5.

Рис. 8.5

Вся шина адресного простору розбивається у даному випадку на дві нерівні частини. Три старші розряди  A₆ A₅ A₄  дешифруються у вісім рядків, а молодші розряди A₃ A₂ A₁ A₀ використовуються для керування мультиплексором, що вибирає один з 16 бітових стовпців.

Така структура близька за формою до квадратної матриці, що забезпечує найбільш ефективне використання площі кристалу. Матрична структура побудови ПЗП відповідає ідеології фізичної реалізації на кристалах квадратної або майже квадратної форми.

У ПЗП з великою кількістю розрядів даних однобітна матриця може бути більш вузькою з тим, щоб структура всієї мікросхеми мала наближення до квадрата.

Як приклад, на рис. 8.6 приводиться можливий варіант ПЗП структури 64K × 8. Кожна матриця має 1024 рядки, які вибираються дешифратором старших розрядів адреси, і 64 стовпці, один з яких вибирається мультиплексором 64:1. Звідси маємо 1024 × 64 = 65 536 слів з розрядністю 8 біт.

Рис. 8.6

У більш загальному плані структура ПЗП має вигляд, приведений на рис. 8.7.

Рис. 8.7

Більшість ПЗП, оскільки до мікропроцесорних систем вони приєднуються в великій кількості, мають вхід вибору мікросхеми . Цей вхід керує процесом енергозбереження, адже при високому рівні сигналу на ньому внутрішні елементи ПЗП відключаються від живлення, і забезпечує переведення виходів шини даних у Z-стан. При енергоспоживання зменшується майже на 90%. Переведення виходів із Z-стану і виведення інформації з мікросхеми забезпечується входом дозволу виведення даних (Output Enable).

8.1.3. Мікросхеми пзп

Структура ПЗП, що приведена на рис. 8.7, є спільною для всіх серій. За такою структурою будувались вітчизняні ПЗП серій К568, КР568, К596, КР1656, а також зарубіжні серії 27xxx (2764, 27128, 27256, 27512). Незначна різниця має місце у блоках формування вихідних даних та в організації дешифраторів рядків і селекторів стовпців.

Більш розвинену архітектуру мають ПЗП, які виготовляються за n-МОН та КМОН-технологіями (мікросхеми серій КР1801РЕ2, К1809РЕ1, КР588РЕ1, КА1603РЕ1). Не вдаючись у деталі архітектури, розглянемо їх особливості на прикладі мікросхеми КР1801РЕ2, умовне позначення якої приведено на рис. 8.8.

Рис. 8.8

У ній шина даних і шина адреси суміщені (за винятком входу D₀). Керування режимом зчитування забезпечується входами синхронізації , вибору мікросхеми та зчитування . Робота мікросхеми описується таблицею істинності (див. Табл. 8.5).

Табл. 8.5

Входи			Виходи / входи
			D0	AD1 … AD15
x	H	x	Z	Z	H
H	x	x	Z	Z	H
	L	H	x	A	H
L	L	L	D0	D	L

З неї витікає, що вибір даних за заданою адресою забезпечується шляхом запису адреси за зрізом синхросигналу при та . Зчитування даних відбувається у наступний інтервал часу при . При цьому на виході формується сигнал низького рівня, який інформує зовнішні пристрої про зчитування інформації.

Зрозуміло, що архітектура такого ПЗП повинна бути доповнена, порівняно зі схемою на рис. 8.7, регістром тимчасового зберігання адресних сигналів, блоком керування вихідними шинами, блоком формування сигналу .

Розглянемо ще одну особливість даної мікросхеми. Її інформаційна ємність 64K, а організація – 4K × 16. Для такої організації достатньо 12 адресних розрядів, а мікросхема має 15. Пояснюється це тим, що старші три розряди A₁₃ …A₁₅ адресного коду використовуються для формування сигналу вибірки, який створюється при співпадінні коду на A₁₃ … A₁₅ з внутрішнім кодом ПЗП, що “зашивається” при виготовленні. Для формування сигналу вибірки в архітектурі ПЗП передбачений спеціальний модуль.

Подібну архітектуру мають мікросхеми ПЗП К1809РЕ1, КР588РЕ1.

Незважаючи на значну динаміку розвитку мікросхем пам’яті, появу високоякісних репрограмованих ПЗП та флеш-пам’яті, при побудові функціональних цифрових пристроїв невисокої складності широко використовуються ПЗП на основі ТТЛШ-технології – мікросхеми КР556РТ…, які виготовляються з інформаційною ємністю від 1K до 64K і організацією від 256 × 4 до 8192 × 8. До особливостей цих мікросхем слід віднести той факт, що в початковому стані в матрицю пам’яті записані нулі. Мікросхеми КР556РТ4, КР556РТ6 мають вихідні каскади з відкритим колектором, решта – з трьома станами.

Наявність по виходу відкритого колектора приводить до необхідності використання виходів з допоміжними колекторними резисторами, які приєднуються між виходами мікросхеми та джерелом живлення.

Мікросхеми ПЗП мають необхідне забезпечення для нарощування інформаційної ємності як за довжиною слова, так і за кількістю слів. Нарощування кількості слів досягається шляхом збільшення адресного простору. В результаті зростає інформаційна ємність пристрою пам’яті, яка визначається як сума об’ємів окремих мікросхем. Усі мікросхеми працюють по черзі, а вибір мікросхеми забезпечується через вхід вибору за допомогою допоміжного дешифратора. Адресні входи всіх мікросхем об’єднуються паралельно і створюють молодші розряди адресного коду. В якості старших розрядів адресного коду використовуються входи допоміжного дешифратора. Виходи всіх мікросхем з’єднуються паралельно.

При нарощуванні довжини слова всі входи мікросхем з’єднуються паралельно, а виходи створюють формат слова необхідної довжини.

При нарощуванні кількості слів час вибору слова зростатиме, оскільки дешифратор і мікросхеми пам’яті працюватимуть послідовно.

Технічні характеристики ПЗП, так само як і вище розглянутих мікросхем, характеризуються статичними електричними та динамічними часовими параметрами. Статичні параметри повністю визначаються технологією виготовлення ПЗП і співпадаються з відповідними характеристиками ТТЛ та КМОН ІС.

У той же час, запам’ятовуючі пристрої мають свої характерні технічні параметри, як вже згадувалось вище. До них відносяться:

• інформаційна ємність – максимально можливий об’єм інформації, що може зберігатися. Виражається в бітах, кілобітах, мегабітах (наприклад, 64K = 2¹⁶ біт);

• організація ЗП – добуток кількості слів, що зберігаються в пам’яті, на їх розрядність.

Рис. 8.9

Основні динамічні параметри пояснюються часовими діаграмами, що приводяться на рис. 8.9 і мають наступну фізичну інтерпретацію:

• t_A(A) – час вибірки за адресою – планована затримка від моменту встановлення активного рівня адресного коду до моменту отримання дійсних значень коду даних;

• t_A(CS) – час вибірки (доступу) від входу вибору мікросхеми – планована (прогнозована) затримка з моменту встановлення активного рівня сигналу на вході до моменту отримання дійсних значень коду даних;

• t_OE – інтервал часу, за який після відповідного встановлення рівнів сигналів на входах OE і мікросхема виходить із Z-стану. Цей інтервал часу значно менший, ніж час доступу, тому часто при встановлених значеннях коду адресних сигналів сигнал ОЕ забезпечує швидкий доступ до даних;

• t_OZ – інтервал часу, за який вихід мікросхеми перейде у Z-стан при відповідній зміні входів і (або) ОЕ.

• t_OH – час витримки – інтервал часу, протягом якого дані ще можуть бути зчитані після того, як код адресного сигналу стане неактивним.