2.3.10. Логічні ключі, що використовують збіднені mesfeTи
Розглянуті вище логічні елементи характеризуються тим, що використовують як збагачені, так і збіднені транзистори, і це суттєво ускладнює технологічні процеси їх виготовлення. Також необхідно при виробництві дуже чітко забезпечувати порогові рівні, щоб коливання напруги і перешкоди не змогли привести до хибних спрацювань. Одним з альтернативних рішень, яке ліквідує вказані проблеми, є побудова логічних елементів з використанням лише збіднених транзисторів.
На рис. 2.53 приведена схема базового логічного елемента, в якому використовуються лише збіднені MESFETи. Сімейство логічних елементів такого типу має назву FL (FET Logic). Основу логічного елемента складає переключаючий транзистор VT2, навантаженням якого є такий же транзистор VT1, включений у режимі перетворювача напруга-струм. Оскільки порогова напруга збіднених транзисторів негативна, то до входу транзистора VT2 необхідно прикладати негативну напругу для його вимикання. З іншого боку, вихідний низький рівень напруги на витоці ключа буде завжди позитивним. Звідси витікає, що логічні рівні витоку транзистора VT2 несумісні з рівнями, необхідними для входу ключа. Проблема несумісності розв’язується просто шляхом зсуву напруги на витоці транзистора на величину, рівну падінню напруги на двох діодах Шоткі VD1 і VD2, що приблизно дорівнює 1,4 В. Для забезпечення постійного рівня зміщення необхідно, щоб через діоди протікав струм незмінної величини, що забезпечується транзистором VT3. Для забезпечення гарантованих умов роботи транзистора VT3 нижній його електрод (витік) приєднаний до негативної напруги Е2 , величина якої вибрана дещо більшою, ніж найнижчий рівень вихідної напруги ключа. Транзистор VT3 одночасно генерує струм, необхідний для перезаряду паразитних конденсаторів при низькому рівні вихідної напруги, “підтягуючи” тим самим низький рівень до нуля.
Транзистор VT4, приведений на рис. 2.53, зображений як вхід слідуючої мікросхеми.
FL-інвертори мають набагато вищі рівні перешкодостійкості, ніж схеми DCFL. У той же час, вони вимагають двох джерел живлення. FL-інвертори легко можуть бути використані для побудови логічних елементів АБО-НІ шляхом приєднання паралельно VT2 аналогічних транзисторів.
2.3.11. Логічні елементи на основі діодів Шоткі (sdfl)
Якщо діоди, що використовуються для забезпечення зсуву рівня вихідної напруги, перенести на вхід логічного елемента, то отримаємо схему, що приведена на рис. 2.54, а. Модифікована схема працює майже повністю так, як її попередній аналог. Отримання логічного елемента, що реалізує функцію АБО-НІ, забезпечується простим приєднанням допоміжного діода Шоткі, паралельно діоду VD1 (рис. 2.54, б). Така схемотехніка відома як Schottky Diode FET Logic (SDFL), яка, на відміну від інших MESFET-технологій, займає меншу площу на кристалі, оскільки логічні функції забезпечуються за допомогою допоміжного діода, а не транзистора, який більш технологічно складний і займає більшу площу на кристалі.