Арифметическое устройство (ячейка д2им5)
Ячейка осуществляет двукратное вычитание эxo-сигналов по формуле
где - величина незадержанного эхо-сигнала;
- величина эхо-сигнала, задержанного на один период повторения;
- величина эхо-сигнала, задержанного на два периода повторения.
На входах ячейки информация о величинах задержанных и незадержанных эхо-сигналов представляет собой 3 семиразрядных цифровых слова. В результате вычислений по выше приведенной формуле получается 8 разрядов числа и знаковый разряд, т.е. всего 9 разрядов.
В состав арифметического устройства входят:
входные ключи НИП (Д1...Д4);
1-ый сумматор (Д6, Д8);
2-ой сумматор (Д7, Д9, Д10);
схема выравнивания по времени (Д11, Д15);
усилитель управляющих сигналов (Д5);
схема выделения модуля (Д16, Д27);
схема объединения старших разрядов (Д28).
Устройство и работа
Описание приведено по схеме функциональной (рис. 9) и по схеме электрической принципиальной ЯБ3.065.049 Э3.
Арифметическое
устройство содержит два сумматора.
Первый (Д6, Д8) производит сложение
.
Во втором сумматоре (Д7, Д9, Д10) производится
вычитание сигнала
из результата первого сложения. Для
этого сумма
поступает во второй сумматор в прямом
коде, а сигнал
- в дополнительном коде, для чего на вход
первого-переноса второго сумматора
подана логическая ЕДИНИЦА. В результате
этого осуществляется вычитание величины
из величина
.
Результат двукратного вычитания может иметь любую полярность, а для дальнейшей обработки сигналов необходим модуль этого результата. Предусмотрена схема выделения модуля (Д16...Д27). Модуль представляет собой восьмиразрядное цифровое слово. В таком виде результат череспериодного вычитания поступает на выход ячейки.
Для привязки результата вычитания к одному из тактовых импульсов (в данном случае к шестому импульсу) предусмотрены Д-триггеры (Д1...Д15). Таким образом, выходная информация представляет собой восьмиразрядное слово, начало которого совпадает с началом 6-го тактового импульса данного дискрета дальности и оканчивается с началом 6-го тактового импульса следующего дискрета дальности.
Предусмотрена возможность объединения по ИЛИ трех старших разрядов (микросхема Д28). В изделии 1РЛ139 результат объединения не используется.
Устройство объединения сигналов двух квадратурных каналов (ячейке д2им6)
Ячейка предназначена для объединения сигналов двух каналов, проверки состояния каналов и ограничения сигналов.
Технические данные
разрядность сигналов на каждом входе - 8;
разрядность сигнала на выходе – 8;
закон объединения сигналов двух каналов:
, при
, при
где - амплитуда сигнала на выходе объединителя;
- амплитуда сигнала 1-го канала после вычитания;
- амплитуда сигнала 2-го канала после вычитания.
В состав устройства объединения входят:
входные ключи 1-го канала (Д1...Д4);
входные ключи 2-го канала (Д6…Д9);
схема сравнения(Д10, Д12);
сдвигающий регистр 1-го канала (Д13, Д14);
сдвигающий регистр 2-го канала (Д15, Д16);
ключи 5-го тактового импульса (Д11);
сумматор (Д17, Д18);
пороговое устройство (Д25, Д26);
выходной регистр (Д29...Д32);
схема контроля (Д19, Д20, Д23, Д24, Д28).
Устройство и работа
На рис. 10 приведена схема функциональная ячейки.
С помощью входных ключей осуществляется запирание любого одного канала (например, при поочередном контроле каналов, при возникновении неисправности). Запирание канала происходит при подаче на него сигнала управления нулевого уровня (сигналы управления поступают с переключателя КАНАЛЫ, расположенного на лицевой панели блока) Входные ключи 1-го канала собраны на микросхемах Д1...Д4, второго - на микросхемах Д6...Д9 (см. схему принципиальную ЯБ3.051.104 Э3).
Задача схемы сравнения Д10, Д12 и сдвигающих регистров Д13, Д14 и Д15, Д16 состоит в том, чтобы на сумматор Д17, Д18 поступил больший сигнал (из двух входных сигналов) и половина меньшего сигнала. Это достигается следующим образом. Если сигнал 1-го канала больше сигнала 2-го канала, то на выходе схемы сравнения будет нулевой уровень, в противном случае - уровень «1». Этими уровнями управляются два ключа (Д11), на входы которых с ячейки Д2ИК20 поступает 5-й тактовый импульс (ТИ).
Если сигнал 1-го канала превышает сигнал 2-го канала, то 5-й ТИ через ключ Д11 поступает на сдвигающий вход регистра 2-го канала, где осуществляется сдвиг информации на один разряд в сторону младших разрядов, т.е. деление величины на 2. В рассматриваемом случае импульс на сдвигающий вход регистра 1-го канала не поступает и сигнал 1-го канала проходит на сумматор без деления на 2.
С выходов регистров сигналы поступают на сумматор Д17, Д18.
Пороговое устройство выполнено в виде сумматора Д25, Д26, где осуществляется вычитание порогового уровня из сигнала. Пороговый уровень задается в виде кода. Код порога устанавливается перемычками на матричной плате блока.
Выходной регистр Д29...Д32 служит для запирания выхода в случае отрицательного результата сравнения с пороговым уровнем когда уровень сигнала меньше уровня порога (в этом случае на входы R выходного регистра поступает нулевой уровень и записи информации не происходит).