Оперативная память (ячейки д2ру4)

Ячейка осуществляет задержку цифрового эхо-сигнала на один и два периода повторения.

Технические данные:

объем каждого запоминающего устройства - 7 разрядов;

1024 бита в разряде;

быстродействие - считывание записанной информации и запись информации осуществляется за время не менее 0,9 мкс.

В состав ячейки входят:

два оперативных запоминающих устройства ОЗУ-1 и ОЗУ-2 (Д16...Д21, Д26 и Д37...Д32, Д36 соответственно);

усилитель адресных импульсов (Д7, Д11, Д12, Д14, Д15);

схема управления записью и считыванием (Д1...Д5, Д9, Д13);

два устройства выравнивания по времени (Д22...Д25-1 и Д25-2, Д33...Д35);

входные ключи несинхронной импульсной помехи (НИП) (Д6, Д10).

Устройство и работа

Описание приведено по схеме функциональной ячейки (рис. 7) и по схеме электрической принципиальной ЯБ3.065.047 Э3.

Семиразрядный сигнал 1P-ПР...7Р-ПР с выхода преобразователя аналог-цифра (ячейка Д2ПН2) через входные ключи поступает на вход первой семиразрядной оперативной памяти ОЗУ-1. Входные ключи в изделии 1РЛ139-2 не используются. Под воздействием 10 адресных импульсов и импульса управления записью - считыванием в ОЗУ-1 осуществляется запоминание эхо-сигнала на один период повторения запуска, а в О3У-2 еще на один период повторения. На выходы ячейки проходят, эхо-сигналы после каждой ступени запоминания. Устройства выравнивания по времени осуществляют совпадение по времени эхо-сигналов, задержанных на один и на два периода повторения.

Каждое OЗУ выполнено на 7 микросхемах тала 134РУ6. ОЗУ-1 используется для задержки 7-и разрядного цифрового слова на один период повторения, ОЗУ-2 для задержки этого же слова еще на один период повторения.

Микросхема 134РУ6 рассчитана на хранение 1024 двоичных чисел, т.е. содержит 1024 элементов памяти. Элементы памяти работают поочередно. Обращение к каждому элементу памяти обеспечивается с помощью 10-ти разрядного дешифратора, расположенного внутри микросхемы памяти. Необходимые для работы дешифратора 10 адресных импульсов подаются на соответствующие входы каждой микросхемы памяти от усилителя (Д7, Д11, Д12, Д14, Д15). Адресные импульсы вырабатываются в ячейке Д2ИК20. В каждом периоде повторения каждый элемент памяти работает один раз в течение одного дискрета дальности (т.е. примерно в течение 1 мкс), причем сначала осуществляется считывание информации предыдущего периода повторения, а затем запись новой информации. Переключение считывания - запись происходит под воздействием управляющих импульсов (при наличии ЕДИНИЦЫ на входе 14 микросхемы осуществляется считывание, при НУЛЕ - запись). Импульсы вырабатываются в схеме управления (Д1...Д5, Д9, Д13).

На рис. 8 показана диаграммы напряжений на различных выводах микросхемы.

Для работы сумматоров (ячейка Д2ИМ5) необходимо, чтобы сигналы информации трех соседних периодов повторения точно совпадали друг с другом по длительности. Для обеспечения этого применяются два устройства выравнивания, по времени, выполненные на Д-триггерах (Д22…Д25, Д33…Д35).

Микросхемы Д7, Д11, Д12, Д14 и Д15 служат для усиления адресных импульсов.