5.2.7. Принцип работы ацп на основе «дельта-сигма» преобразования

АЦП, основанный на алгоритме -модуляции имеет в своём составе 2 устройства: собственно DS-преобразователь, формирующий последователь­ность однобитных цифровых данных (последовательность нулей и единиц), и процессор цифрового сигнала, преобразующий однобитную последовательность в 24-битные двоичные числа («слова»).

Рассмотрим принцип действия наиболее простой схемы собственно DS-преобразователя – DS-преобразователя первого порядка (его функциональная схема приведена ниже) на следующем примере, заимствованном из учебника Бондарева В.И.

Пусть измеряемое напряжение V_вх = + 0.21 В, пусть эталонное напряже­ние V_этал =  1 В.

Измеряемое и эталонное напряжения поданы на входы дифференциального усилителя (дифференциальный усилитель – электронная схема с двумя входами и одним выходом, сигнал на выходе дифференциального усилителя равен разности сигналов на его входах, умноженной на некоторый коэффициент, в нашем случае примем его равным 1), т.е. V₁ = V_вх  V₃. Так как в начале измерения эталонное напряжение не подается, то на выходе дифференциального усилителя и интегратора (накапливающего с учётом знака напряжения, подаваемые с выхода дифференциального усилителя) равно измеряемому напряжению, т.е. V₁ = V₂ = V_вх . Компаратор в данной схеме работает по алгоритму:

• если V₂.> 0, то f_вых = «+ 1» – логическая единица со знаком плюс;

• если V₂.< 0, то f_вых = «- 1» – логическая единица со знаком минус.

Следовательно, на компараторе в первом такте измерения реализуется условие V₂.= 1·V_вх + 0· V_этал > 0, вследствие чего вырабатывается выходной сигнал «+ 1» (1-ый такт)

По цепи обратной связи сигнал «+ 1» с выхода АЦП подаётся в одноби­товый цифро-аналоговый преобразователь (ЦАП), который работает по следующему алгоритму:

• если f_вых = «+ 1», то V₃ .= + V_этал;

• если f_вых = «- 1»., то V₃.= - V_этал

Таким образом, по завершении первого такта измерений напряжение V₃ будет равно + 1 В.

Во втором такте на выходе дифференциального усилителя напряжение V₁.= + 0.21 – 1 = – 0.79 В, а на выходе интегратора V₂.= + 0.21 + (– 0.79) = = – 0.58 В. Условие на компараторе можно записать как 2·V_вх  1· V_этал < 0, следовательно в конце второго такта V₃.= - V_этал.

В третьем такте V₁.= + 0.21 – (– 1) = + 1.21 В, V₂.= (– 0.58) + (+1.21) = = (+0.63) В и т.д. Распишем в соответствии с рассмотренными алгоритмами ситуации, возникающие в АЦП в ходе первых 20-ти тактов оцифровки сигнала в виде ниже следующей таблицы.

№ такта	V1 (В)	V2 (В)	Условие на компараторе	fвых	V3. (В)	Vсредн (В)
0	0	0	0	0	0	0
1	0.21	0.21	1·Vвх + 0· Vэтал > 0	«+ 1»	+ 1	1.000
2	- 0.79	- 0.58	2·Vвх  1· Vэтал < 0	« 1»	- 1	0.000
3	1.21	0.63	3·Vвх + 0· Vэтал > 0	«+ 1»	+ 1	0.333
4	- 0.79	- 0.16	4·Vвх - 1· Vэтал < 0	«- 1»	- 1	0.000
5	1.21	1.05	5·Vвх + 0· Vэтал > 0	«+ 1»	+ 1	0.200
6	- 0.79	0.26	6·Vвх - 1· Vэтал > 0	«+ 1»	+ 1	0.333
7	- 0.79	- 0.53	7·Vвх - 2 ·Vэтал < 0	«- 1»	- 1	0.143
8	1.21	0.68	8·Vвх - 1· Vэтал > 0	«+ 1»	+ 1	0.250
9	- 0.79	- 0.11	9·Vвх - 2· Vэтал < 0	«- 1»	- 1	0.111
10	1.21	1.10	10·Vвх - 1· Vэтал > 0	«+ 1»	+ 1	0.200
11	- 0.79	0.31	11·Vвх - 2· Vэтал > 0	«+ 1»	+ 1	0.273
12	- 0.79	- 0.48	12·Vвх - 3· Vэтал < 0	«- 1»	- 1	0.167
13	1.21	0.73	13·Vвх - 2· Vэтал > 0	«+ 1»	+ 1	0.231
14	- 0.79	- 0.06	14·Vвх - 3· Vэтал < 0	«- 1»	- 1	0.143
15	1.21	1.15	15·Vвх - 2· Vэтал > 0	«+ 1»	+ 1	0.200
16	- 0.79	0.36	16·Vвх - 3· Vэтал > 0	«+ 1»	+ 1	0.250
17	- 0.79	- 0.43	17·Vвх - 4· Vэтал < 0	«- 1»	- 1	0.176
18	1.21	0.78	18·Vвх - 3· Vэтал > 0	«+ 1»	+ 1	0.222
19	- 0.79	-0.01	19·Vвх - 4· Vэтал < 0	«- 1»	«- 1»	0.158
20	1.21	1.2	20·Vвх - 3· Vэтал > 0	«+ 1»	+ 1	0.200

Параметр V_средн. в таблице подсчитывался в соответствии с равенством

,

где n – число тактов измерения, f_вых (i) – значение выходного сигнала в i-том такте измерения, |V_этал| – модуль эталонного напряжения (в данном примере 1 В)/

Из анализа колонки V_средн. видно, что начиная с пятого такта среднее зна­чение на нечётном такте представляет собой нижнюю границу измеряемой величины, а следующее за ним среднее значение на чётном такте – верхнюю границу. По мере увеличения числа тактов интервал между нижней и верх­ней границей оценки сокращается, т.е. V_средн. асимптотически приближается к истинному значению. Изменение соотношения значений последовательности кодов f_вых, V_средн. и истинного значения V_вх от такта к такту видно из графика, приведённого ниже:

Здесь 1 – последовательность значений f_вsх, 2 – график текущего V_средн., 3 – истинное значение измеряемого сигнала.

Из сказанного выше следует:

• последовательность импульсов постоянной амплитуды f_вsх на выходе DS-АЦП кодирует значение измеряемого напряжения, полагая амплитуду импульса единичной на выходе АЦП мы имеем однобитовую последовательность;

• точность кодирования тем выше, чем большее число тактов используется при кодировании, откуда следует необходимость использования при оцифровке существенно более высоких тактовых частот, чем это необходимо для дискретного представления непрерывного сигнала (в АЦП сейсмостанции «Прогресс-Л» используется частота свехдискретизации 256 кГц, тогда как дискретизации с шагом t = 0.5 мс соответствует частота 2 кГц, а dt = 1 мс ~ 1 кГц);

• алгоритм преобразования однобитовой последовательности f_вsх в многобитовые отсчеты (слова) основан на низкочастотной фильтрации и её разрядке (децимации), при этом временной шаг отсчетов и их разрядность взаимосвязаны (в сейсмостанции «Прогресс-Л» при dt = 0.5 мс мантисса слова М = 22 разрядам, а при dt = 1 мс и более – М = 24 разрядам).