МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ, МОЛОДІ ТА СПОРТУ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
ІНЖЕНЕРНО-ТЕХНІЧНИЙ ФАКУЛЬТЕТ
КАФЕДРА КОМП’ЮТЕРНИХ СИСТЕМ ТА МЕРЕЖ
МЕТОДИЧНІ ВКАЗІВКИ
ДО ЛАБОРАТОРНОЇ РОБОТИ З КУРСУ
“КОМП’ЮТЕРНА ЛОГІКА”
на тему
ПОЧАТКОВЕ ЗНАЙОМСТВ З СИСТЕМОЮ
АВТОМАТИЗОВАНОГО ПРОЕКТУВАННЯ
MAX+PLUS II
Ужгород – 2012
Методичні вказівки
до лабораторної роботи з курсу
“Комп’ютерна логіка”
на тему
ПОЧАТКОВЕ ЗНАЙОМСТВ З СИСТЕМОЮ
АВТОМАТИЗОВАНОГО ПРОЕКТУВАННЯ
MAX+PLUS II
для студентів 2-го курсу інженерно-технічного факультету,
спеціальність комп’ютерні системи та мережі
Укладач: Король І.Ю., канд. фіз.-мат. наук, доцент,
зав. кафедри “ Комп’ютерних систем та мереж ”
Затверджено на засіданні кафедри Комп’ютерних систем та мереж,
Протокол № 6 від 30 січня 2012 року
Лабораторна робота №1 Тема: Початкове знайомств з системою автоматизованого
проектування MAX+PLUS II
Мета роботи: ознайомлення з маршрутом проектування ПЛІС (Програмовані Логічні Інтегральні Схеми), способами вхідного опису проекту, загальним користувальницьким інтерфейсом системи MAX+plus II (Multiple Array Matrix Programmable Logic User System) та одержання навичок роботи із основними редакторами системи MAX+PLUS II .
1. Короткі теоретичні відомості
Традиційний процес проектування ПЛІС складається з наступних етапів: введення проекту, компіляція, верифікація, програмування.
Ведення проекту може здійснюватися декількома способами з використанням: таблиць істинності, булевих функцій (рівнянь), часових діаграм, електричних схем, мов опису високого рівня, скінченних автоматів, призначенням ніжок, внутрішніх осередків, блоків мікросхеми.
Таблиці істинності та булеві функції використовуються для опису невеликих проектів, оскільки при великій кількості вхідних і внутрішній змінних, табличний опис стає громіздким і незручним, розмірність задачі різко зростає.
Опис за допомогою часових діаграм не користується великою популярністю, тому що не дозволяє оптимально задавати обмеження і вимоги до проектованого пристрою: САПР самостійно вирішує, яким чином реалізувати задані вхідні впливи.
Схемний опис проекту дозволяє за допомогою набору бібліотечних елементів (звичайно це мікросхеми серій 1533, 555 та ін.) і макрофункцій (більше складні елементи, наприклад, RAM, ROM, ALU, порти уведення/виведення і т.д.) задавати алгоритм функціонування проектованого пристрою. Для схемного опису характерна більша вкладеність (ієрархічність) структури: кожен елемент на схемі може представляти окрему електричну схему або текстовий опис (наприклад мовою високого рівня: АHDL, VHDL, Verilog і т.д.). На даний час широке поширення одержує такий метод проектування, при якому блоки пристрою задаються у вигляді елементів, а внутрішній опис елементів − мовою високого рівня (АHDL, VHDL, Verilog і т.д.). Деякі з них (АHDL, VHDL, Verilog) є міжнародними стандартами проектування апаратури. Проект, описаний мовою високого рівня, може без яких-небудь змін і корегувань передаватися між різними пакетами САПР і розроблювачами. Крім того, у багатьох країнах розроблювачі радіоелектронних апаратур і мікросхем зобов'язані поставляти в складі технічної документації моделі на мовах АHDL, VHDL або Verilog. У зв'язку із цим багато фірм-розроблювачів взагалі відмовилися від обов'язкового раніше схемного подання своїх проектів.
Опис за допомогою скінченних автоматів дає можливість наочно й компактно задавати й налагоджувати складні проекти. Практично будь-яка сучасна САПР ПЛІС або система моделювання мають засоби для перетворення автоматного опису в текстовий мовою високого рівня. Налагодження такого проекту полягає в редагуванні структури скінченного автомата, трансляції його в мову високого рівня і моделювання.
Задання алгоритму функціонування пристрою за допомогою призначення логічних блоків ПЛІС використовується рідко і тільки досвідченими розроблювачами. Для цього користуються редактором розведення, в якому в графічному вигляді умовно представлена топологія ПЛІС. Розроблювач вручну вводить логічні зв'язки між логічними блоками для реалізації заданої функції. У цьому випадку може бути отримане оптимальне, з погляду швидкодії й щільності, упакування пристрою. Істотними недоліками такого підходу є висока трудомісткість і неможливість складання документації на розроблений пристрій.