- •Абсолютные способы формирования исполнительного адреса операндов
- •Встраиваемые и промышленные компьютеры
- •В чем суть mmx-технологии и потоковых simd-расширений?
- •В чем суть матричного и векторно-конвейерного способов организации simd-архитектуры
- •Иерархическая структура памяти компьютера
- •Как определяется энергоэффективность процессора?
- •Как осуществляется декодирование команд x86 в процессоре Intel Nehalem?
- •Как осуществляется декодирование команд x86 в ядре amd k10?
- •Какие новые возможности появились у процессора с введением расширения команд sse-2, sse-3?
- •Какими преимуществами обладают блейд-серверы?
- •Какими характеристиками должен обладать пк?
- •Классификация mimd-систем по способу взаимодействия процессоров
- •Классификация архитектуры sisd с краткой характеристикой классов
- •Классификация интерфейсов
- •Классификация ноутбуков
- •Классификация методов построения центрального устройства управления процессора
- •Классификация микро-эвм с краткой характеристикой классов
- •Классификация пк по способу использования
- •Классификация серверов с пояснениями
- •Классификация, состав, платформы, производители карманных пк
- •Классификация способов организации simd-архитектуры с пояснениями
- •Конвейерная технология выполнения команд
- •Концепция виртуальной памяти
- •Косвенная адресация операндов
- •Логическая организация центрального процессора эвм
- •Методы обновления строк в основной и кэш-памяти
- •Методы повышения пропускной способности оперативной памяти (организация памяти на ddr sdram)
- •Методы повышения пропускной способности оперативной памяти (расслоение обращений)
- •Методы преобразования виртуального адреса в физический при странично-сегментном распределении памяти с использованием tlb
- •Методы замещения строк в кэш-памяти
- •Методы ускорения процессов обмена информацией между оп и внешними запоминающими устройствами
- •Механизм преобразования виртуального адреса в физический при страничной организации памяти
- •Механизм стековой адресации по способу lifo
- •Модульная структура процессора Intel Nehalem
- •Обобщенная структура эвм и основные направления её развития
- •Обобщенный формат команд x86
- •Общие принципы организации оперативной памяти компьютера
- •Объяснить суть процедуры переименования регистров в современных процессорах
- •Определить назначение, количество, принцип действия исполнительных устройств процессора Intel Nehalem
- •Определить назначение, количество, принцип действия исполнительных устройств ядра amd k10
- •Определить назначение, структуру, количество регистров mmx-технологии и расширений sse, sse2
- •Определить назначение, структуру, количество основных функциональных регистров ia-32
- •Определить назначение, структуру, количество регистров процессора обработки чисел с плавающей точкой ia-32 (x87)
- •Регистры ммх-технологии
- •Организация многоуровневой кэш-памяти
- •Основные отличительные черты epic-концепции
- •Основные характерные черты cisc-архитектуры
- •Основные характерные черты risc-архитектуры
- •Основные характерные черты vliw-архитектуры
- •Основные характерные черты суперскалярной обработки
- •Особенности микроархитектуры Intel Core
- •Особенности микроархитектуры Intel Sandy Bridge
- •Особенности микроархитектуры процессоров Intel Nehalem
- •Особенности архитектуры процессоров x86-64 (amd64, Intel64)
- •Особенности процессоров семейства Intel Westmere
- •Особенности процессорного ядра amd k10
- •Особенности системы команд в ia-64
- •Охарактеризуйте все виды производительности компьютера
- •Перечислить основные требования, которые учитываются при проектировании серверов
- •Принцип работы кэш-памяти с полностью ассоциативным распределением
- •Принцип работы кэш-памяти с частично ассоциативным распределением
- •Программно-управляемая передача данных в компьютере
- •Программно-управляемый приоритет прерывающих программ
- •Прямой доступ к памяти в компьютере
- •Показать развитие и классификацию однопроцессорных архитектур
- •Почему появились многоядерные структуры процессоров и технологии многопоточности?
- •Развитие cisc-системы команд x86 (по годам)
- •Распределение оперативной памяти динамическими разделами
- •Распределение оперативной памяти перемещаемыми разделами
- •Распределение оперативной памяти фиксированными разделами
- •Расширение системы команд aes-ni, avx
- •Реализация адресации «Базирование с индексированием»
- •Реализация адресации операндов «Базирование способом совмещения составляющих исполнительного адреса Аи»
- •Реализация адресации операндов «Базирование способом суммирования»
- •Реализация индексной адресации операндов
- •Регистровые структуры процессоров ia-64
- •Регистровые структуры процессоров x86-64 архитектуры (amd64, Intel64)
- •Сегментное распределение виртуальной памяти
- •Сильносвязанные и слабосвязанные многопроцессорные системы
- •Системная организация эвм на базе чипсетов Intel
- •Страничное распределение виртуальной памяти
- •Стратегия развития процессоров Intel
- •Странично-сегментное распределение памяти
- •Структура кэш-памяти с прямым распределением данных
- •Теги и дескрипторы
- •Типовая структура кэш-памяти
- •Типы данных ia-32 (без mmx и sse)
- •Типы данных ia-64
- •Типы данных mmx-технологии
- •Типы данных sse, sse-2 расширений
- •Форматы команд risc-процессора
- •Формат команд в ia-64, структура пакета инструкций
- •Функции центрального устройства управления процессором
- •Функциональные возможности, назначение, платформы рабочих станций
- •Функциональные возможности, назначение, современные разработки ультра-мобильных и планшетных пк
- •Функциональные возможности, области применения, основные производители мэйнфреймов
- •Функциональные возможности, пути развития, современные разработки супер-эвм
- •Характеристики интерфейсов
- •Характеристики системы прерывания
- •Характерные черты современных универсальных микропроцессоров
- •Центральное устройство управления микропрограммного типа
Системная организация эвм на базе чипсетов Intel
Семейство чипсетов (Intel Х58, Р55, Н55, Н57) предназначено для системной организации компьютеров на базе процессоров с микроархитектурой Nehalem. Чипсет Intel Х58 имеет вполне привычную архитектуру (см. рис. 5.3) и состоит из двух мостов, соединённых шиной DMI с пропускной способностью 2 Гбайт/сек (Gb/s). На место северного моста находится чип IOH (Input/Output Hub). Место южного моста занимает ICH10R. Связь с процессором поддерживается за счёт интерфейса QPI с пропускной способностью 25,6 Gb/s. Северный мост IOH целиком отдан под контроллер шины PCI Express 2.0 (36 линий). Трехканальный контроллер памяти удалён из чипсета в процессор и DDR3, соединяется напрямую с процессорной шиной со скоростью 8,5 Gb/s. Этим во многом объясняется переход от сокета LGA775 к новому LGA1366 (процессоры Intel Core i7 на ядре Bloomfield). С выходом 5-ой серии появилась возможность создания массивов видеокарт, как того, так и другого производителя, на одной материнской плате (технологии SLI, Cross Fire). Для этого необходима либо дополнительно установленная микросхема nForce 200, либо специальная функция в BIOS материнской платы.
Южный мост ICH10R поддерживает подключение до 6 устройств PCI Express x1, до 12 портов USB 2.0, и отвечает за взаимодействие с контроллерами накопителей и встроенными аудио- и сетевыми адаптерами.
Новый чипсет Intel Р55 Express, поддерживающий разъем LGA1156, состоит всего из одной микросхемы (см. рис.5.4) – южного моста, который связан с процессором посредством шины DMI с пиковой пропускной способностью 2Gb/s. Сокет LGA1156 используется для процессоров Intel Core i7/i5 на ядрах Lynnfield и Clarkdale. Интегрированный в процессор контроллер памяти стал двухканальным, а контроллер PCI Express 2.0 перенесен в процессор, что позволило удешевить чипсет, поскольку дорогостоящий интерфейс QPI для связи процессора и северного моста чипсета более не требуется, как, собственно, и сам северный мост.
Южный мост чипсета поддерживает до 8 слотов PCI Express 2.0 x1 и позволяет использовать одновременно две графические платы, обеспечивает работу 6 портов SATA с поддержкой RAID-массивов (уровней 0, 1, 5, 10) и фирменной технологии Intel Matrix Storage, имеет встроенный аудио-кодак High Definition Audio, до 14 портов USB 2.0 и сетевой контроллер.
Чипсеты Intel H55 и H57 Express названы «интегрированными» потому, что графический процессор встроен в центральный процессор, аналогично тому, как контроллер памяти (в Bloomfield) и контроллер PCI Express для графики (в Lynnfield) были интегрированы ранее. Отличия Н57 от Р55 минимальны (см. рис. 5.5). Сохранилась архитектура (одна микросхема без разделения на северный и южный мосты – это как раз южный мост) осталась без изменений вся традиционная «периферийная» функциональность. Первое отличие состоит в реализации у Н57 специализированного интерфейса FDI, по которому процессор пересылает сформированную картинку экрана, а задача чипсета – предварительно сконфигурировав устройства отображения, обеспечить своевременный вывод этой картинки на (нужный) экран (Intel HD Graphics поддерживает до двух мониторов).
Здесь Intel применяет тот же подход, который сегметировал (разделял) чипсеты прежней архитектуры: чипсет (Intel X58) реализует 2 полноскоростных интерфейса для внешней графики, решение среднего уровня (Intel P55) реализует один, но разбиваемый на два с половинной скоростью, а младшие и интегрированные продукты линейки (Н57, Н55) – один полноскоростной, без возможности задействовать пару видеокарт. Очевидно, что чипсет данной архитектуры никак не может повлиять на поддержку или отсутствие поддержки двух графических интерфейсов. Просто при стартовом конфигурировании системы материнская плата на Н57 или Н55 «не обнаруживает» вариантов организовать работу пары портов PCI Express 2.0, а плате на Р55 в аналогичной ситуации это удаётся сделать. Технологии SLI и Cross Fire, позволяющие объединять вычислительные ресурсы двух видеокарт, доступны в системах на базе Р55, но не в системах на базе Н55/Н57.