37. Общие принципы организации оперативной памяти компьютера

Оперативная (основная) память представляет собой следующий уровень иерархии памяти. Оперативная память удовлетворяет запросы кэш-памяти и устройств ввода/вывода. Она является местом назначения для ввода и источником для вывода. Для оценки производительности (быстродействия) основной памяти используются два основных параметра: задержка и полоса пропускания. Задержка памяти традиционно оценивается двумя параметрами: временем доступа и длительностью цикла памяти. Память современных компьютеров реализуется на микросхемах статических и динамических запоминающих устройств с произвольной выборкой. Микросхемы статических ЗУ (SRAM) имеют меньшее время доступа и не требуют циклов регенерации (восстановления) информации. Микросхемы динамических ЗУ (DRAM) характеризуются большей емкостью и меньшей стоимостью, но требуют схем регенерации и имеют значительно большее время доступа. У статических ЗУ время доступа совпадает с длительностью цикла. Для обеспечения сбалансированности системы с ростом скорости процессоров должна линейно расти и емкость ОП. Таким образом, согласование производительности современных процессоров со скоростью ОП вычислительных машин и систем остается на сегодняшний день одной из важнейших проблем. Методы повышения производительности за счет увеличения размеров кэш-памяти и введения многоуровневой организации кэш-памяти полностью не решают эту проблему. Поэтому важным направлением современных разработок являются методы повышения пропускной способности памяти за счет ее организации, включая специальные методы организации DRAM.

38. Объяснить суть процедуры переименования регистров в современных процессорах

В процессоре Pentium 4 используется блок регистров замещения для целочисленных и вещественных данных, включающий 128 регистров. Для любого указанного в команде логического регистра (регистра общего назначения GPR, регистра с плавающей точкой ST или ММХ – ХММ-регистра) выделяется один из 128 физических регистров блока регистров замещения. Эта процедура (переименование регистров) позволяет выполнять команды, использующие одни и те же логические регистры, одновременно или с изменением их последовательности. В процессоре Pentium 4 регистры FPU расширяются до 128 бит и добавляется дополнительный регистр для передачи данных, что повышает производительность процессора.

39. Определить назначение, количество, принцип действия исполнительных устройств процессора Intel Nehalem

Существует три блока для обработки целочисленных 64-битных данных (ALU), выполнения сдвигов (Shift) и операций сравнения (LEA); с три блока для обработки чисел с плавающей точкой (FAdd, FMul, FPShuffes); три 128-битных блока, для обработки потоковых данных (SSE); один блок для исполнения переходов (Branch); специальные блоки Divide (деление), Complex Integer (сложные целочисленные операции).

40. Определить назначение, количество, принцип действия исполнительных устройств ядра amd k10

В микроархитектурах К8 и К10 имеется 3 исполнительных блока для работы с вещественными числами и 7 функциональных исполнительных блоков для работы с целыми числами (три устройства ALU, три устройства AGU и одно устройство IMUL).

Блок операций с целыми числами состоит из трех распараллеленных частей. По мере готовности данных планировщик может запускать на исполнение из каждой очереди одну целочисленную операцию в устройстве ALU и одну адресную операцию в устройстве AGU (устройство генерации адреса). Количество одновременных обращений к памяти ограничено двумя. Таким образом, за каждый такт может запускаться на исполнение три целочисленных операции, обрабатываемых в устройствах ALU, и две операции с памятью, обрабатываемых в устройствах AGU.

Для работы с вещественными числами реализовано три функциональных устройства FPU: FADD – для вещественного сложения, FMUL – для вещественного умножения и FMISC (он же FSTORE) – для команд сохранения в памяти и вспомогательных операций преобразования. В микроархитектурах К8 и К10 планировщик для работы с вещественными числами каждый такт может запускать на исполнение по одной операции в каждом функциональном устройстве FPU. Подобная реализация блока FPU теоретически позволяет выполнять до трех вещественных операций за такт. В микроархитектуре К10 устройства FPU являются 128-битными.