2. Цифровые запоминающие устройства

Цифровые запоминающие устройства предназначены для записи, хранения и считывания информации, представленной в виде цифрового кода. Основными характеристиками запоминающих устройств являются их информационная емкость, быстродействие и время хранения информации.

Большое разнообразие цифровых запоминающих устройств классифицируют по ряду признаков.

1. По функциональному назначению различают

– постоянные запоминающие устройства (ПЗУ), они представляют собой матрицы пассивных элементов памяти и схемы управления, предназначенные для воспроизведения неизменной информации, занесенной в матрицу при изготовлении;

– оперативные запоминающие устройства (ОЗУ), они обеспечивают запись, хранение и считывание информации в процессе ее обработки;

– программируемые постоянные запоминающие устройства (ППЗУ), они предоставляют возможность однократного электрического программирования после их изготовления;

– репрограммируемые постоянные запоминающие устройства (РПЗУ), допускают многократную электрическую запись информации, но число циклов записи и стирания ограничено (до 10⁴ циклов);

– репрограммируемые постоянные запоминающие устройства с ультрафиолетовым стиранием и электрической записью;

– ассоциативные запоминающие устройства;

– программируемые логические матрицы.

2. По способу хранения информации выделяют

– динамические запоминающие устройства, в которых для хранения

информации используют инерционные свойства реактивных элементов, как правило, конденсаторов;

– статические запоминающие устройства.

3. По технологии изготовления разделяют

– запоминающие устройства на основе биполярных структур;

– запоминающие устройства на основе полевых транзисторов с изолированным затвором;

– запоминающие устройства на основе приборов с зарядовой связью;

– магнитные запоминающие устройства.

4. По способу обращения к массиву памяти различают

– адресные запоминающие устройства;

– безадресные (ассоциативные) запоминающие устройства;

– запоминающие устройства с произвольным обращением (допускающие любой порядок следования адресов);

– запоминающие устройства с последовательным обращением.

В рамках лекции более подробно рассмотрим статическое асинхронное ОЗУ КР537РУ10. Структурная схема ОЗУ приведена на рис. 32.5. Схема включает накопитель на 2048 8 бит, формирователей адреса строк и столбцов, дешифратора адреса строк на семь входов и 128 выходов, дешифратора адреса столбцов на четыре входа и 16 выходов, разрядной схемы, выходных формирователей и блока управления.

Накопитель выполнен на КМОП – элементах памяти. Согласование ОЗУ по входу с уровнями схем на транзисторно – транзисторной логике (ТТЛ – схем) обеспечивают формирователи адреса строк и столбцов. Усиление выходных сигналов до уровней необходимых для ТТЛ – схем осуществляется выходными формирователями. Запись информации в накопитель и ее считывание выполняется разрядной схемой.

Условное обозначение микросхемы приведено на рис. 32.6, а, а в таблице рис. 32.6, б – назначение ее выводов.

Микросхема КР537РУ10 позволяет выполнять запись, хранение и считывание цифровой информации. Выбор необходимого режима работы осуществляет блок управления в соответствии с таблицей истинности, приведенной на рис. 32.7.

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАЧИ

32.1. Приведите определение и примеры последовательностных устройств.

32.2. Как разделяются счетчики по назначению и по способу синхронизации?

32.3. Предположим, что при монтаже счетчика по схеме рис. 32.1, а допущена ошибка: Т – вход четвертого разряда счетчика подключен к инверсному выходу третьего разряда. Как изменится при этом таблица истинности и последовательность счета на выходах Q₁, Q₂, Q₃, Q₄ в десятичной системе счисления?

32.4. Как следует изменить схему рис. 32.1, а, чтобы получить делитель на 6?

32.5. Какую функцию выполняет схема, приведенная на рис. 32.8?

32.6. Можно ли последовательные регистры использовать для сжатия в n раз считываемой информации? Если можно, то как?

32.7. Как делятся запоминающие устройства по функциональному назначению?

32.8. Используя таблицу истинности рис. 32.7, определите уровни управляющих сигналов , , для считывания информации в прямом коде.