10.2.2. Элемент статического моп - зу.

Элемент статического МОП - ЗУ (Рис. 10.3) состоит из сое-

диненных между собой МОП - транзисторов, которые образуют

триггер. При считывании информации из ячейки, которая является

элементом матричной структуры, транзисторы VT5, VT7 и VT6, VT8

открываются и содержимое запоминающей ячейки попадает на ак-

тивные шины логического "0" и логической "1". Информация счи-

тывается соответствующим усилителем и преобразуется в ТТЛ -

уровни для дальнейшей обработки.

.

- 92 -

.

- 93 -

t зап ЦИКЛ ЗАПИСИ

│<─────────────────────────>│

│ __________________________│_____________________

A │Х__________________________Х_____________________

__ │ ________________________

CS │\_______________________/ │

__ │ _______________________

WR │\________________________/ │

│ __________________________│_____________________

DI │Х__________________________Х_____________________

t сч ЦИКЛ ЧТЕНИЯ

│<─────────────────────────>│

│ __________________________│_____________________

A │Х__________________________Х_____________________

__ │ ________________________________________________

WR │/ │

__ │__ ________________________

CS │ \_____________________/ │

│ │ t выб │ │

│ │<────────>│__________ │

DO │─────────────<__________>────────────────────────

Рис.10.4.

10.3. Динамические зу.

В микросхемах памяти динамического типа функцию ячейки

памяти выполняет электрический конденсатор, образованный внут-

ри МДП - структуры. Информация представляется в виде заряда.

Наличие заряда на конденсаторе соответствует логическому "0",

отсутствие - "1". Поскольку время сохранения конденсатором за-

ряда ограничено, необходимо предусмотреть периодическое

восстановление (регенерацию) записанной инфомации. В этом

состоит одна из отличительных особенностей динамических ОЗУ.

Кроме того, для них необходима синхронизация, обеспечивающая

требуюемую последовательность включений функциональных узлов.

Для изготовления микросхем динамических ОЗУ в основном приме-

няют n-МДП - технологию, которая позволяет повышать быстро-

действие и уровень интеграции микросхем, обеспечивать малые

токи утечки и за этот счет увеличивать время сохранения заряда

на запоминающем конденсаторе.

.

- 94 -

Структура микросхем динамического ОЗУ.

┌───────────────┐

│Опорная строка │

┌───────┐ ┌───────┐ ├───────────────┤

A0 │ │────>│ │ │ │

────>│Мульти-│ : │Дешиф- │────>│ Матрица │

. │плекс- │────>│ратор │ : │ │

. │ный │───┐ │адреса │ : │ элементов │

An/2 │регистр│ : │ │строк X│────>│ │

────>│адреса │┐ │ │ │ │ памяти │

└───────┘│ │ └───────┘ └───A───────A───┘

│ │ A │ . . . │

│ │ │ ┌───V───────V───┐

│ │ │ │Усилители │

│ │ │ │ считывания │

│ │ │ └──A───────A────┘

___ │ │ │ │ . . . │

RAS │ │ ┌───┴───┐ ┌──V───────V──┐ ┌────┐DO

──────────────┼──┼>│Устрой-│ │Ключи выбора <──> УВВ├──>

___ │ │ │ ├────>│ столбцов │ │ │<──

CAS │ │ │ ство │ └──────/\─────┘ └────┘DI

──────────────┼──┼>│ │ / \

__ │ │ │управ- │ ┌─────┴──┴──────┐

WR/RD │ │ │ │ │Дешифратор ад- │

──────────────┼──┼>│ления ├────>│реса столбцов Y│

│ │ └───────┘ └────A────A─────┘

│ └────────────────────┘....│

└────────────────────────────┘ Рис.10.5.

Пример построения ячейки показан на рисунке 10.6. С целью

уменьшения числа необходимых адресных выводов корпуса в мик-

росхемах динамической памяти код адреса вводят по частям: вна-

чале младшие разряды, сопровождая их стробирующим сигналом

___ ___

RAS, затем старшие со стробирующим сигналом CAS. Внутри мик-

росхемы коды адреса строк и столбцов фиксируются и осуществля-

ет выборку адресуемого ЭП (см. временные диаграммы рис. 10.7).

Для обеспечения надежного сохранения записанной в накопи-

теле информации, реализуют режим принудительной регенерации.

Регенерация информации в каждом ЭП должна осуществляться не

реже интервала времени, называемого ПЕРИОДОМ РЕГЕНЕРАЦИИ. Пе-

риод регенерации зависит от конкретного типа микросхем памяти

и обычно составляет около 2 мс. Режим регенерации заключается

в последовательном опросе в режиме чтения всех строк накопите-

- 95 -

ля, столбцы при этом не выбираются.

Режим записи

___ __ _______

RAS │ \____________________________________/

___ │__________________________ _______

CAS │ \____________/

│ _____________ ________ _____________ _________

A │X_____________X_*_*_*__X_____________X_*_*_*_*_

_ │_____________________ _________

W/R │ \_______________/

│__________________ __________________ _________

DI │__*_____*_____*___X__________________X__*___*__

│

Режим чтения

___ __│ _______

RAS │ \____________________________________/

___ │__│_______________________ _______

CAS │ │ \____________/

│ _│___________ ________ _____________ _________

A │X_____________X_*_*_*__X_____________X_*_*_*_*_

_ │__│____________________________________________

W/R │____*____*____*______/ \__*___*__

│ │ __________

DO │──┼─────────────────────────<__________>───────

│ │ t выборки │

│<───────────────────────>│

Режим регенерации

___ ____ ______ ______

RAS │ \________________/ \_____________/

│__ _____________ ________ _____________ _________

A │__X_____________X_*_*_*__X_____________X_*_*_*_*_

_ │_________________________________________________

W/R │

Рис. 10.7.

10.4. МИКРОСХЕМЫ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ (ПЗУ)

Микросхемы ПЗУ по способу программирования, т.е. занесе-

ния в них информации, подразделяют на 3 группы:

1. ПЗУ, однократно программируемые изготовителем по спо-

собу заказного фотошаблона (маски) - масочные ПЗУ (ПЗУМ, ROM);

2. ПЗУ, однократно программируемые пользователем по спо-

собу пережигания плавких перемычек на кристалле (ППЗУ, PROM);

3. ПЗУ, многократно программируемые пользователем, реп-

рограммируемые ПЗУ (РПЗУ, EPROM).

Общим свойством всех МС ПЗУ являются их многоразрядная

(словарная) организация, режим считывания как основной режим

- 96 -

работы и энергонезависимость.

10.4.1. МИКРОСХЕМЫ ПЗУМ

Матрица накопителя состоит из ЭП, каждый из которых рас-

положен на пересечении строки и столбца. ЭП представляет собой

резистивную или полупроводниковую перемычку включенную между

строкой и столбцом через транзистор VT 4ij 0 (рис. 10.8). Наличие

перемычки в выбранной ячейке создает высокий потенциал в шине

столбца и тем самым создает на выходе напряжение логической

"1". Отсутствие перемычки изолирует источник питания от инфор-

мационной шины и создает на выходе напряжение логического "0".

Информацию в матрицу заносят в процессе изготовления МС.