6.5. Практикум по теме

В отличие от предыдущих работ практикум по данной теме максимально приближен к реальной ситуации, когда разработчик выполняет проектирование от самых ранних этапов до последних. Значительное внимание уделяется этапам предшествующим созданию текстовых описаний фрагментов будущей системы. В завершающей части практикума по теме обучающийся проектирует операционное устройство с использованием всего опыта, полученного при изучении предыдущих тем. Им, в соответствии с индивидуальным заданием, реализуется требуемое устройство на базе ПЛИС. Подобный подход широко распространен в современной технологии проектирования операционных устройств с различной окончательной технологической реализацией.

Примерный перечень заданий практики по разделу

Реализовать устройство, выполняющее следующую задачу:

1. Сумматор с плавающей запятой.

2. Умножитель целых чисел последовательного типа по алгоритму Бута (анализ двух смежных разрядов множителя в каждом цикле).

3. Умножитель целых чисел последовательного типа со сдвигом множителя и произведения влево.

4. Параллельно-последовательный умножитель 88 на основе параллельного умножителя размерностью 44.

5. Устройство деления целых чисел.

6. Блок нормализации чисел с плавающей запятой.

7. FIFO – буфер.

8. Стековое запоминающее устройство.

Вариант задания, структурная организация системы и способы описания фрагментов (пользовательские или библиотечные компоненты) согласуются с преподавателем. Обучающимся предоставляется файл compon.vhd, содержащий поведенческое описание типовых дискретных узлов, используемых в качестве структурных компонентов в проектах этого раздела.

Рекомендуется придерживаться следующего порядка работы:

1. Разработать интерфейс системы, соответствующий заданию, согласовав его с заказчиком (преподавателем).

2. Подготовить на языке VHDL функциональное описание проектируемой системы и тестовые примеры, содержащие разработанную систему как компонент.

3. Создать в системе QuestaSIM новый проект, включив в него проект, созданный в предыдущем пункте, и протестировать его.

4. Подготовить схему алгоритма и регистровую структуру системы по аналогии с рис. 6.2 и 6.3 в соответствии с индивидуальным заданием.

5. С помощью САПР HDL Designer создать VHDL файлописания автомата.

6. Разработать VHDL описание системы. При создании файла верхнего уровня иерархии обращайте внимание на соответствие деклараций прототипов их образу в файле compon.vhd.

7. При необходимости модернизируйте файлы из файла compon.vhd в соответствии с требованиями регистровой структуры системы.

8. Создать и тестировать систему в QuestaSIM, включив в него разработанные файлы и модернизированный тестовый файл из пункта 2.

9. Если имеются ошибки, то повторять предыдущие пункты до правильной работы.

10. Открыть новый проект в САПР Quartus II и загрузить в него полученные VHDL- файлы.

11. Компилировать проект, в редакторе временных диаграмм создать необходимые тестирующие последовательности.

12. Оценить аппаратные затраты и получаемые временные характеристики.

13. Модифицировать проект, заменяя заданный компонент соответствующим библиотечным элементом.

14. Повторить с модифицированным проектом пункты, начиная с 10 пункта.

15. Имплементировать проект в учебный стенд и убедиться в правильности функционирования проекта.

Содержание отчета по теме:

Схема алгоритма, регистровая структура, диаграмма состояний управляющего автомата, тексты программ с комментариями и временные диаграммы моделирования.