- •1.1. Структура программы на vhdl. Её основные компоненты
- •Практикум по теме
- •1.3. Контрольные вопросы
- •2. Представление комбинационных схем
- •2.1. Параллельные и последовательные операторы
- •Переменные и сигналы
- •2.3. Данные, выражения и их интерпретация в цифровом устройстве
- •Типичные ошибки при представлении комбинационных схем на vhdl
- •Практикум по теме
- •2.5. Контрольные вопросы
- •3. Структурное представление устройств
- •3.1. Структура и поведение
- •3.2. Описание структур на языке vhdl
- •3.3. Практикум по теме
- •3.4. Контрольные вопросы
- •4. Описание и синтез последовательностных схем
- •4.1. Триггеры и регистровые схемы
- •4.2. Практикум по теме
- •4.3. Контрольные вопросы:
- •5. Описание и синтез автоматов
- •5.1. Классические понятия цифровых автоматов
- •5.2. Инженерный подход к проектированию цифровых автоматов
- •5.3. Практикум по теме
- •5.4. Контрольные вопросы
- •6. Проектирование операционных устройств
- •6.1. Методы построения операционных устройств
- •6.2. Основные этапы проектирования цифровых устройств
- •6.3 Пример проектирования
- •6.4. Имплементация и отладка проектов
- •6.5. Практикум по теме
- •Рекомендуется придерживаться следующего порядка работы:
- •6.4. Контрольные вопросы
- •I. Описание системы моделирования
- •1. Краткое знакомство с системой меню
- •Окно библиотеки проекта – содержит список доступных библиотек пользователя и файлов, включенных в проект
- •Примерный порядок работы в системе QuestaSim V.6.5/6.6
- •4. Компиляция и синтаксическая отладка
- •5. Моделирование
- •II. Описание системы имплементации проектов в плис
- •2.1. Типовая последовательность выполнения работы.
- •2.2. Процесс моделирования работы узлов средствами пакета Quartus II
- •Работа в редакторе временных диаграмм
- •III. Создание программ, описывающих автоматы
- •Рекомендованные номера контактов для проекта
- •3.2. Таблица соединений платы Cyclone II Starter Board.
4.2. Практикум по теме
Задания на работу:
1. Спроектировать регистр сдвига, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Сдвиг циклический влево.
Сдвиг циклический вправо.
2. Спроектировать регистр сдвига, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Сдвиг влево с вводом последовательных данных.
Сдвиг вправо с вводом последовательных данных.
3. Спроектировать регистр сдвига, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Сдвиг циклический влево на два разряда.
Сдвиг циклический вправо на два разряда.
4. Спроектировать счетчик, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Инкрементный счёт.
Декрементный счёт.
5. Спроектировать счетчик, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Инкрементный счёт на два разряда.
Декрементный счёт на два разряда.
6. Спроектировать счетчик, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Инкрементный счёт.
Декрементный счёт.
Формирование выходного сигнала переноса и заёма.
7. Спроектировать регистр, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Инкрементный счёт.
Сдвиг влево.
8. Спроектировать регистр, обеспечивающий следующие функции:
Сброс в исходное состояние.
Занесение входной информации.
Декрементный счёт.
Сдвиг циклический вправо.
Рекомендуется придерживаться следующего порядка работы:
I. Моделирование
Создать директорий для работы.
Запустить моделирующую программу (QuestaSim или ModelSim).
Просмотреть в редакторе текст файла lab4.vhd. Для данного раздела исходный файл lab1.vhd соответствует программе 1.1. Source.
Выполнить компиляцию проекта.
Загрузить скомпилированный проект в систему моделирования,
Открыть окна наблюдения Process, Signal, Wave.
Запустить процедуру моделирования, вызвав команду системы моделирования simulate.
Сформировать тестовую последовательность, используя команду системы моделирования FORCE (в пределах необходимого для полноты проверки числа комбинаций входных данных).
Выполнить моделирование в пошаговом режиме.
Выполнить моделирование в автоматическом режиме. Просмотреть временную диаграмму в окне Wave и убедиться в правильности вычисления логической функции
II. Синтез и имплементация.
Открыть пакет Quartus II (версия задается преподавателем).
Создать новый проект – File / New Project Vizard, указав созданный директорий и программу lab1.vhd.
Компилировать проект (Processing/Start Compilation), опираясь на данные о ПЛИС, соответствующие используемому учебному стенду (Assigments/Device)
Оценить затраты на реализацию проекта Processing / Compilation Report.
Просмотреть RTL вид проекта и его топологическую реализацию – Tools / RTL View – Tools / Technology Map View.
Задать номера контактов ИС, соответствующие подключению учебной платы DE0.
Выполнить компиляцию проекта с назначенными контактами.
Загрузить в ИС полученный загрузочный файл проекта и проверить работоспособность разработки.
Отчет по теме должен содержать:
- Принципиальную схему устройства в соответствии с индивидуальным заданием. При этом отобразить в рисунках иерархичность фрагментов проекта и реально использованные в тексте имена фрагментов, узлов, цепей и т.д.
- Текст программы с его разбиением на разделы и их наименованием.
- Последовательность активизации и дезактивизации процессов при пошаговом моделировании.
- Временные диаграммы результатов моделирования.