Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
шпоры_AVMiS_УРА_ТАВАРИЩИ! МЫ Добились этого!.doc
Скачиваний:
7
Добавлен:
25.09.2019
Размер:
3.51 Mб
Скачать
  1. Каскадирование контроллеров прерываний.

Каскадирование контроллеров. Обычно используются всего лишь 2 контроллера позволяющие управлять запросами от 16 устройств в/в. И традиционно выход запроса прерывания 1 микроконтроллера подключается именно ко 2 входу.

  1. Усовершенствованный контроллер прерываний. Особенности функционирования. Схема подключения.

На современных чипсетах устанавливаются усовершенствованные APIC контроллеры предназначенные для симметричных мультиконтроллерных систем. Система состоит из локальных контроллеров и контроллеров прерываний от устройств в/в.

LocalAPIC – передает принятый по локальной шине сообщения только своему процессору, может передавать генерируемые своим прерывания для других.

Статический каждый запрос только своему процессору, и его номер указывается. Динамически каждый вход запроса может быть индивидуально запрограммирован с помощью таблицы перенаправления прерывания в/в (любой запрос посылается наимее приоритетному свободному процессу).

Обмен сообщениями между контроллерами APIC осуществляется по локальной шине.

Встроенной чет-там включает 2 вида прерываний:

От локальных внутренних устройств.

От таймера APIC, встроенного в него самого.

От таймера мониторинга производительности.

От термодатчика.

Внутренние ошибки APIC:

Межпроцессорные.

От внешних устройств.

Толко улучшенный контроллер APIC поддерживает технологию MCI сообщений – передача запросов на прерывание не выделенными сигнальными линиями, а циклами записи памяти, сообщениями.

Вместе использования традиционного APIC возникает проблема нехватки линий прерываний

  1. Контроллер прямого доступа к памяти. Назначение, основы функционирования.

DMA – это режим обмена данными между устройствами или устройством и основной памятью без участия ЦП.

Скорость данных растет, так как не участвует ЦП.

Полотно 3 Контролер DMA имеет 344 бита внутренней памяти в виде RG-ов.

BAR – в нем задается стартовый адрес ОЗУ, с которого начинается передача, содержит 16 разрядов и определяет адрес внутри заданной страницы памяти размером 64k.

WCR – регистр начального счетчика циклов. Задается Начальное число циклов передачи для программируемого канала.

CAR – регистр текущего адреса.

MR – регистр режима. Задает режим работы контролера для своего канала. Используется 6 младших разрядов.

0 и 1 разряды:

00 – проверка;

01 – запись в память;

10 – чтение из памяти;

11 – недопустимая комбинация;

2 разряд:

1 – автоинициализация режима;

0 – запрещена.

3 разряд:

0 – увеличение тек. адреса при обмене

1 – уменьшение ---//---.

4 и 5 разряды:

00 – режим передачи по требованию;

01 – режим одиночной передачи;

10 – режим блочной передачи;

11 – каскадный режим