10. Локальная шина vlb.

Шины ввода/вывода ISA, МСА, EISA имеют низкую производительность, обусловленную их ролью в структуре PC. Современные приложения требуют существенного по­вышения пропускной способности шины. Одним из реше­ний проблемы стало применение локальной шины процес­сора 486. Шину процессора использовали как место подключения периферии (контроллера дисков и графичес­кого адаптера). Шины ввода/вывода ISA, МСА, EISA имеют низкую производительность, обусловленную их ролью в структуре PC. Современные приложения требуют существенного по­вышения пропускной способности шины. Одним из реше­ний проблемы стало применение локальной шины процес­сора 486. Шину процессора использовали как место подключения периферии (контроллера дисков и графичес­кого адаптера).

Из-за ограниченной нагрузочной способности шины процессора больше трех слотов VLB на системной плате не устанавливают. Максимальная тактовая частота шины – 66 МГц, хотя тина работает надежнее на частоте 33 МГц. Реально в пакетном цикле передача 4х4=16 байт данных требует 5 тактов шины, так что даже в нем пропускная способность составляет 105,6 Мбайт/с, а в обычном режиме (по такту на фазу адреса и на фазу дан­ных) – 66 Мбайт/с. Шину VLB использовали для подключения графического адаптера и контроллера дисков. Встречаются системные пла­ты, которые имеют встроенный графический и дисковый адаптеры с шиной VLB, но самих слотов VLB нет. Это озна­чает, что на плате установлены микросхемы указанных адап­теров для шины VLB. Такая неявная шина по производи­тельности не уступает обычной, а с точки зрения надежности и совместимости она даже лучше.

11. Шина pci.

PCI (Peripheral Component Interconnect) local bus – шина со­единения периферийных компонентов. Будучи локальной, эта шина занимает особое место в современной архитектуре PC, являясь мостом (mezzanine bus) между системной шиной про­цессора и шиной ввода/вывода ISA/EISA или МСА. Шина PCI разрабатывалась в расчете на Pentium-системы, но хоро­шо сочетается и с процессорами 486. Является четко стандар­тизованной высокопроизводительной и надежной шиной рас­ширения. В настоящее время действует спецификация PCI 2.1. При частоте шины 33 МГц скорость теоретически достигает 132/264 Мбайт/с для 32/64 бит; при частоте синхронизации 66 МГц – в два раза выше (версия 2.1 допускает частоту до 66 МГц при согласии всех устройств на шине).

Шина является синхронной – фиксация всех сигналов вы­полняется по положительному перепаду (фронту) сигнала CLK. В каждой транзакции (обмене по шине) участвуют два устройства – инициатор обмена (Initiator или Master, ини­циирующее устройство, ИУ) и целевое устройство (Target или Slave, ЦУ).

Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может сле­довать одна или несколько фаз данных. Для адреса и дан­ных используются общие мультиплексированные линии.

В начале транзакции ИУ активизирует сигнал FRAME#, по шине AD передает целевой адрес, а по линиям С/ВЕ# – информацию о типе транзакции (коман­де). Адресованное ЦУ отзывается сигналом DEVSEL#, после чего ИУ может указать на свою готовность к обмену данны­ми сигналом IRDY#. Когда к обмену данными будет готово и ЦУ, оно установит сигнал TRDY#. Данные по шине AD могут передаваться только при одновременном наличии сигналов IRDY# и TRDY#. С помощью этих сигналов ИУ и ЦУ согла­суют свои скорости, вводя такты ожидания.

Количество фаз (циклов) данных в пакете заранее не опре­делено, но перед последним циклом ИУ при введенном сиг­нале IRDY# снимает сигнал FRAME#. После последней фазы данных ИУ снимает сигнал IRDY#, и шина переходит в со­стояние покоя (PCI Idle) – оба сигнала FRAME# и IRDY# наводятся в пассивном состоянии. Максимальное количество циклов данных в пакете может быть неявно ограничено тай­мером, определяющим максимальное время, в течение кото­рого ИУ может пользоваться шиной.

ИУ завершает тран­закцию одним из следующих способов:

1.Нормальное завершение выполняется по окончании об­мена данными.

2.Завершение по тайм-ауту (Time-out) происходит, когда во время транзакции у ИУ отбирают право на управле­ние шиной (снятием сигнала GNT#) или когда истекает время, указанное в его таймере MLT (медленное ЦУ или слишком длинная транзакция).

3.Транзакция отвергается (Abort), когда в течение заданно­го времени ИУ не получает ответа ЦУ (DEVSEL#).

Транзакция может быть прекращена и по инициативе ЦУ, для этого оно может ввести сигнал STOP#. Возможны три типа прекращения:

1.Отключение (Disconnect) – сигнал STOP# вводится во время активности TRDY#. В этом случае транзакция за­вершается после фазы данных.

2.Отключение с повтором (Disconnect/Retry) – сигнал STOP# вводится при пассивном состоянии TRDY#, и по­следняя фаза данных отсутствует. Является указанием ИУ на необходимость повтора транзакции.

3.Отказ (Abort) – сигнал STOP# вводится одновременно со снятием DEVSEL# (в предыдущих случаях во время по­явления сигнала STOP# сигнал DEVSEL# был активен). В этом случае последняя фаза данных тоже отсутствует, но повтор не запрашивается. Протокол квитирования обеспечивает надежность обмена – ИУ всегда получает информацию об отработке транзакции ЦУ. Средством повышения надежности (достоверности) яв­ляется применение контроля паритета: линии AD[31:0] и С/ВЕ#[3:0] и в фазе адреса, и в фазе данных защищены битом паритета PAR (количество единичных бит этих линий, вклю­чая PAR, должно быть четным). Арбитражем запросов на использование шины занимается специальный узел, входящий в чипсет системной платы. В цик­лах обращения к памяти адрес, выровненный по границе двойного слова, передается по линиям AD[31:2], линии AD[1:0] задают порядок чередования адресов в пакете:

• 00 – линейное инкрементирование;

• 01 – чередование адресов с учетом длины строки кэш-памяти;

• 1х – зарезервировано.

В циклах обращения к портам ввода/вывода для адресации любого байта используются все линии AD[31:0]. В циклах конфигурационной записи/считывания устройство выбирается индивидуальным сигналом IDSEL#, конфигурационные регистры выбираются двойными словами по линиям AD[7:2], при этом AD[1:0]=00. на шинах PCI может быть не более 4-х устройств.