Регистры

Регистр – это узел, предназначенный для приема, промежуточного хранения и передачи n-разрядного слова, представленного комбинацией кодов сигналов 0 и 1. Регистры выполняются в основном на триггерах и логических элементах. С их помощью осуществляется преобразование информации из одного вида в другой (последовательного кода слова в параллельный), а также некоторые логические операции (поразрядное логическое сложение и умножение).

Сдвигающие регистры предназначены для выполнения операции сдвига слова информации, т.е. для перемещения всех цифр в направлении от старших к младшим разрядам (правый сдвиг) или от младших к старшим (левый сдвиг).

По способу приема и передачи слова информации различают последовательные, параллельные и последовательно-параллельные регистры.

Последовательные регистры характеризуются последовательной записью кода слова, начиная с младшего или старшего разряда, путем последовательного сдвига кода тактирующими сигналами.

В параллельные регистры запись кода слова ведется параллельным кодом, т.е. во все разряды регистра одновременно.

По количеству тактов управления, необходимых для записи слова, различают одно-, двух и многотактный регистры.

В однотактном регистре запись слова информации производится парафазным кодом без предварительной установки триггеров в состояние 0.

В двухтактном регистре в первом такте все триггеры устанавливаются в состояние 0, а во втором – производится запись информации.

(Парафазный код поступает сразу на прямой и инверсный вход).

Регистры приема и передачи информации

Предположим, что в регистр необходимо записать слова, имеющие прямое и обратное значение каждого разряда:

Выражения для сигналов, отображающих вводимую информацию на единичном входе S можно записать в виде:

где С_П – управляющий сигнал приема информации.

# Выражения для сигналов, отображающих вводимую информацию на нулевом входе R, можно записать:

.

В этом случае вводимая информация записывается в регистре вместо ранее введенной.

# Переключательные функции для выдачи сигналов слова в прямом коде с выхода і-го разряда регистра запишутся:

# Переключательные функции для выдачи сигналов слова в обратном коде с выхода і-го разряда регистра запишутся:

,

где С_{выд. прямое} и С_{выд.обр.} – управляющие сигналы выдачи хранимого в регистре слова информации в прямом и обратном кодах.

На основании рассмотренных выражений можно заключить, что для построения парафазного регистра необходимо использовать для каждого і-го раз-ряда триггер с раздельными входами и четыре логических схемы совпадения И:

Повторив эту схему n раз, можно составить общую схему n-разрядного парафазного регистра приема и передачи информации параллельного действия.

# Если вводимое в регистр слово имеет только прямые значения разрядов

,

то перед записью слова в регистр все триггеры необходимо установить в состояние 0.

Для этого на нулевые входы триггеров подается общий сигнал установки их в состояние 0

Затем в n-разрядный регистр передается слово информации, причем на единичные входы триггеров подаются сигналы в соответствии: .

Схема і-го разряда регистра для рассматриваемого случая имеет вид:

Схема n-разрядного регистра на R-S триггерах с предварительной установкой регистра в состояние 0 и выдача информации в прямом и обратном кодах.

Схема n-разрядного регистра на R-S триггерах без предварительной установкой регистра в состояние 0:

Регистры хранения представляют собой, по существу, наборы триггеров с независимыми информационными входами и, обычно, одним общим тактовым входом. В качестве регистров подобного рода могут быть использованы без дополнительных элементов многие типы синхронных триггеров.

Особенно пригодны микросхемы, содержащие в одном корпусе несколько самостоятельных триггеров: К155ТМ8; К155ТМ5; К155ТМ7; К564ТМ3; К555ТМ8, которые можно рассматривать как четырехразрядные регистры памяти.

Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров, тактовые входы которых присоединяют к шине синхронизации.

Регистр хранения типа К155ИР15 может служить примером устройства с тремя выходными состояниями. Он состоит из 4-х D-триггеров с независимыми информационными входами D1-D4 и одним общим синхронизирующим входом С. Входы триггеров Q1-Q4 прямые.

Имеются также два равноценных разрешающих входа Е1 и Е2, вход установки нулей R и два EZ1 и EZ2 для перевода микросхемы в третье состояние.

Параллельный ввод информации в триггеры с входов D1-D4 происходит по фронту 0→1 тактовых импульсов. При этом на обоих разрешающих входах Е1 и Е2 и на входе R должны быть уровни 0.

Е сли к моменту тактового импульса на одном или обоих входах Е1 и Е2 действует уровень единицы, триггеры регистра хранят предыдущую информацию.

С приходом единицы на R происходит одновременно сброс показаний независимо от состояния остальных входов.

Для построения регистра могут быть использованы различные триггеры:

RS, JK, D, T типа.

Обобщенная структурная схема регистра имеет вид:

Синтез функций возбуждения триггеров выполняют в следующей последовательности:

- составляют таблицу переходов і-го разряда регистра, в которой отображают состояние триггера Q_i^S и значения сигналов из множества сигналов управления в момент времени S и для момента времени S+1 – новое состояние триггера Q_i^S+1.