Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ВОЙНА-метода.docx
Скачиваний:
48
Добавлен:
17.09.2019
Размер:
3.37 Mб
Скачать
    1. Принцип взаимодействия устройств св

Взаимодействие между устройствами, входящими в состав СВ, организуется через ВМК.

Основными видами взаимодействия являются:

  1. информационный обмен процессоров (УО или ВчУ) с ЗУ (ДЗУ, ОЗУ, ПЗУ) и регистрами УК;

  2. взаимодействие между ВчУ и УО;

  3. информационный обмен между ВчУ и ПОУ СВ;

Информационный обмен осуществляется посредством ВМК:

  • по МА передаётся 18-ти разрядный адрес ячейки ЗУ (16 информационных + 2 контрольных) от процессора к модулю ЗУ. Адрес ячейки состоит из адреса модуля и адреса ячейки в модуле, при этом адрес ячейки в модуле ОЗУ составляет 12 разрядов, адрес ячейки ДЗУ 13 разрядов. Адресом модуля ЗУ является его номер, адресом ячейки является номер ячейки в блоке. 12 младших разрядов МА используются для передачи команд и нформации из ВчУ в регистры УК(РгУК).

  • по МЧт передаётся 36-ти разрядное слово от ЗУ к процессору разрядных слов (32 информационных + 4 контрольных), а также 9-ти разрядное слово от РгУк к ВчУ.

  • по МЗп передаётся 36-ти разрядное слово разрядных слов (32 информационных + 4 контрольных) от процессора к ЗУ.

Управление этим обменом осуществляется УК, которое в СВ выполняет функции системы приоритетного обслуживания заявок ВчУ и УО на обращение к ЗУ. УК имеет 8 рангов приоритетов для подключения процессоров. УО имеет наивысший (0-й приоритет), а ВчУ – низший (7-ой приоритет). Управление внутренним обменом УК осуществляет путём выдачи управляющих сигналов по кодовым шинам управления (КШУ). КШУ1 связывает УК и процессоры. КШУ2 связывает УК и модули ЗУ.

По КШУ1 передаются следующие сигналы:

- ТрОбр1-0…ТрОбр1-7 (Требование обращения 1). Требование обращения процессора к модулю ЗУ для считывания информации по определённому адресу. Передаётся в УК процессором, желающим обратиться к модулю памяти. Номер модуля памяти является его адресом (АМ) и выдается процессором в магистраль адреса (4 старших разряда МА).

- ТрОбр2-0…ТрОбр2-7 (Требование обращения 2). Требование обращения процессора к ОЗУ для записи информации по определённому адресу. Передаётся в УК процессором, спустя некоторое время после сигнала ПрС, если данный процессор производит запись информации в память.

- ВдА0…ВдА7 ( Выдача адреса). Сигнал процессору на выдачу адреса требуемой ячейки ЗУ в магистраль адреса. Выдаётся УК тому процессору, требование на обращение 1 которого удовлетворенно.

- ПрС0…ПрС7 ( Приём слова). Сигнал процессору на приём считанной из ЗУ информации по затребованному адресу. Выдаётся УК тому процессору, требование на обращение 1 которого удовлетворенно. Сигнал разрешает приём слова из МЧт.

- ВдС0…ВдС7 ( Выдача слова). Сигнал процессору на выдачу слова информации в МЗп для записи его в ОЗУ по требуемому адресу. Выдаётся УК тому процессору, требование на обращение 2 которого удовлетворенно. Сигнал разрешает выдачу слова в МЗп.

По КШУ 2 передаются следующие сигналы:

- Обр1-0…Обр1-15 ( Обращение 1). Сигнал, выдаваемый в ЗУ, для считывания информации по заданному адресу. Выдаётся УК незанятому модулю памяти, в случае если требование обращения от данного процессора удовлетворенно. Сигнал включает в работу данный модуль памяти.

- Зан-0…Зан-15 ( Занятость). Сигнал, запрещающий обращение к ЗУ до завершения начатого цикла работы. Выдаётся модулем ЗУ. Используется УК для анализа занятости модуля ЗУ, к которому адресуется требования на обращение. Сигнал выдаётся спустя 8 нс после прихода сигнала Обр1. Длительность его лежит в пределах 1,3 мкс ( при чтении);

- Гот-0…Гот-15 ( Готовность). Сигнал о готовности ЗУ к выдаче или приёму информации. Выдаётся модулем памяти через 1,2 мкс после прихода сигнала Обр1. Сигнал используется для определения процессора, к которому адресуется считанное слово.

- Обр2-0…Обр2-7 ( Обращение 2). Сигнал в ОЗУ для записи информации по заданному адресу. Выдаётся УК тому модулю памяти, который получил сигнал Обр1 и признак записи. Сигнал управляет режимом записи выбранного модуля памяти.

Взаимодействие процессоров с ЗУ под управлением УК построено по синхронному принципу. Это означает, что пользование любой магистралью происходит в течение времени, равном периоду тактирования.

(Fтакт = 1,5 МГц, Тп = 665 нсек ).

Взаимодействие ВчУ и УО осуществляется путем из ВчУ в УО разовых команд. Информационный обмен между ВчУ и ПОУ СВ осуществляется по управляющим, информационным шинам, а также по шинам индикации.