19.2. Интегрирующий ацп.

Т еория и решение. Интегрирующий АЦП измеряет время, необходимое для того, чтобы выходной сигнал интегратора прошел с постоянной (опорной) скоростью через весь диапазон значений напряжений, пропорциональных среднему входному сигналу. В начальный момент времени на интегратор подается входное напряжение и начинается интегрирование входного сигнала U_i . Одновременно счетчик начинает подсчет тактовых импульсов. Отсчитав за время t₁ несколько тактовых импульсов N₁ счетчик переключает вход интегратора. Теперь на интегратор подается опорное напряжение U_ОП, имеющее полярность, противоположную входному сигналу. Он начинает интегрировать в противоположном направлении с постоянной скоростью, а счетчик снова подсчитывает тактовые импульсы. Когда выходной сигнал интегратора достигает своего исходного значения, компаратор отключается и преобразование завершается. Прекращается следование тактовых импульсов, интегратор фиксируется на исходном значении. Количество отсчетов отражающее время пропорционально среднему входному напряжению U_i. Выходной сигнал интегратора после первого такта интегрирования U₁ равен изменению выходного сигна-ла после второго такта интегрирования U₂. Следовательно, . Так как время пропорционально количеству отсче-тов, то . Выходной сигнал счетчика может быть двоичным или двоично-десятичным. Главным образом интег-рирующие АЦП применяются в щитовых измерительных приборах с цифровой индикацией, и чаще употребляется двоично-деся-тичная форма записи. Интегрирующие АЦП работают гораздо медленнее, чем АЦП последовательных приближений, но они име-ют значительно большую потенциальную точность, исключают потерю кодов, обладают помехоустойчивостью, а также вслед-ствие использования меньшего количества высокоточных элементов гораздо дешевле. Погрешности интегрирующих преоб-разователей минимизируются двумя способами: аналоговым и цифровым. Оба требуют времени для коррекции ошибок. Метод интегрирования обеспечивает подавление шума, любой высокочастотный шум усредняется. К тому же происходит полное (те-оретически) подавление основной и всех остальных гармоник частоты, период которых равен периоду интегрирования сигнала.

19.3.

Для того чтобы определить, какие переключатели замкнуты, воспользуемся методом последовательного приближения. Коммутируемые выводы обеспечивают напряжения: 1 разряд = 5В; 2 разряд = 2,5В; 3 разряд = 1,25В; 4 разряд = 0,625В; 5 разряд = 0,3125В; 6 разряд = 0,15625В; Так как 8,75В>5В, следовательно 1 разряд = 1. После замыкания 2 разряда напряжение на выходе повысится до 7,5В. Если замкнуть 3 разряд, то на выходе мы получим удовлетворяющее нас напряжение, эквивалентно коду 111000.

20.1. Озу. Принципиальная схема однокоординатного озу типа 41.

О ЗУ называется техническое устройство, предназначенное для временного хранения данных. Без этого вида памяти невозможно функционирования большинства цифровых вычислительных устройств. Для создания оперативной памяти, кэша, буферов используется ОЗУ. Классифицируются ОЗУ по следующим признакам: Объем хранимых данных, Принцип организации ячеек памяти, Скорость доступа к произвольной ячейке, Принцип адресации. По принципу организации ячеек памяти различают два типа ОЗУ: Динамическая память (DRAM), Статическая память (SRAM). DRAM-память представляет собой набор запоминающих ячеек, которые состоят из конденсаторов и транзисторов, расположенных внутри полупроводниковых микросхем памяти. При отсутствии подачи электроэнергии к памяти этого типа происходит разряд конденсаторов, и память опустошается (обнуляется). Для поддержания необходимого напряжения на обкладках конденсаторов ячеек и сохранения их содержимого, их необходимо периодически подзаряжать, прилагая к ним напряжения через коммутирующие транзисторные ключи. Такое динамическое поддержание заряда конденсатора является основополагающим принципом работы памяти типа DRAM. Конденсаторы заряжают в случае, когда в «ячейку» записывается единичный бит, и разряжают в случае, когда в «ячейку» необходимо записать нулевой бит. Статическая оперативная память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи.