5.4.Синтез проектируемого устройства на rtl-уровне описания и на основе стандартных элементов плис

Контекстное окно Processes содержит список всех проектных процедур, доступных пользователю ISE в зависимости от выделенного модуля проекта. В общем случае процесс проектирования в среде ISE заканчивается выполнением процедур трансляции главного файла проекта. Трансляция проекта включает три основных этапа:

• Synthesize (синтез устройства),

• Implement Design (размещение устройства в выбранной микросхеме ПЛИС с использованием ее ресурсов),

• Generate Programming File (создание бинарного файла для выполнения процедуры прошивки конфигурации разработанного устройства в ПЛИС).

Каждый из этапов трансляции может включать в себя несколько проектных процедур. На рис. приведен пример такого списка для модуля my2 (my2.sch).

Пиктограммы возле отдельных названий процедур соответствуют типу приложений, которые будут запущены на выполнение при их активации. Двойными стрелками отмечены процессы, исполняемые в основном окне навигатора. Ход выполнения операций документируется в специальном текстовом файле *.log, и иллюстрируется сообщениями в окне консоли. Значки галочки в зеленых кружках сигнализируют об успешном завершении операции. Желтые восклицательные знаки указывают на то, что один из вложенных процессов завершился с некритическими ошибками (предупреждениями). Критические ошибки, приводящие к прекращению процесса трансляции, отмечаются красными крестиками. Значком документа показаны файлы отчетов о полученных проектных решениях, которые будут выведены при этом в основное окно навигатора проекта. Другие пункты и пиктограммы приложений соответствуют внешним сопутствующим инструментам (утилитам), открывающимся в своем окне. Для трансляции всего проекта достаточно запустить процесс Generate Programming File. При этом недостающие для его выполнения процессы будут запущены автоматически.

Параметры трансляции настраиваются из контекстных меню процессов, и их не следует изменять без четкого понимания назначения параметров и целей перенастройки.

Порядок процедур в списке соответствует последовательному поэтапному проектированию сверху вниз и пользователь при необходимости имеет альтернативную возможность выполнять трансляцию по шагам, контролируя результаты после каждого этапа.

В частности, на этапе размещения устройства в конкретной ПЛИС, пользователь может просмотреть как реализован проект на уровне описания цепей сигналов и сохранения их состояний в регистрах (Register Transfer Level, RTL-уровень). Для этого нужно вызвать из раздела списка Synthesize -XST процедуру View RTL Schematic и включить, как показано на рис. , второй пункт в окне представления результатов.

Рис. 50. Окно настройки представления результатов выполнения процедуры

Synthesize -XST - View RTL Schematic.

Пример RTL-представления разработанного устройства, приведен на рис. 51.

Рис. 51. Пример результата выполнения процедуры Synthesize -XST - View RTL Schematic. Проектируемое устройство представлено в виде модуля верхнего уровня с

интерфейсными портами.

Раскрыть внутреннее содержание модуля можно двойным щелчком на его графическом символе (рис. 52).

Рис. 52. внутреннее содержание модуля.

Используя процедуру Synthesize -XST - View Technology Schematic, можно проследить, как транслятор ISE распорядился ресурсами микросхемы, т.е. проконтролировать, как устройство собрано из стандартных элементов, содержащихся в данной микросхеме ПЛИС.

Дважды щелкнув на графическом символе логического модуля my_3 можно раскрыть его принципиальную схему, составленную из библиотечных элементов (рис. 53),

Рис. 53. Принципиальная схема логического модуля My_logic, составленного из перепрограммируемых элементов ПЛИС (т. е. синтезируемого из компонентов стандартной библиотеки)

а дважды щелкнув на модуле lut2 – его схему (рис. 54)

Рис. 54. логическая схема модуля lut2.

логическое уравнение в совершенной дизъюнктивной форме (рис. 55),

Рис. 55. Логическое уравнение lut2.

таблицу истинности (Look-Up Table) программируемого генератора логических функций LUT2, реализующего эту функцию (рис. 56)

Рис. 56. Таблица истинности логического модуля my_3, синтезированного генератором логических функций LUT2.

и карту Карно (рис. 57).

Рис. 57. Карта Карно таблицы истинности логического модуля my_3.