6. Базовые комбинационные блоки.

Сумматор — логический операционный узел, выполняющий арифметическое сложение двоичных, троичных или n-ичных кодов двух (бинарный), трёх (тринарный) или n чисел (n-нарный). 

Полный сумматор — логическая цепь, которая производит сложение трех битов, часто обозначаемых A, B, и C_in, где C_in — бит переноса из предыдущего разряда. Это позволяет построить схему двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) На выход подаются два бита S, C_out, где S — это бит суммы по модулю, а C_out - бит переноса. 

 

Мультиплексоры являются одними из наиболее часто используемых комбинационных схем. Они позволяют выбрать одно выходное значение из нескольких входных в зависимости от значения сигнала выбора.

К примеру четырехвходовой мультиплексор (4:1) имеет четыре входа данных и один выход, как показано на Рис. 2.57. Для выбора одного из четырех входов данных требуется двухразрядный управляющий сигнал. Четырехвходовой мультиплексор может быть построен с использованием дизъюнкции конъюнкций (суммы произведений), буферов с тремя состояниями или двухвходовых мультиплексоров, как показано на Рис. 2.58.

Конъюнкции, подключенные к сигналам разрешения работы буферов с тремя состояниями, могут быть построены с использованием элементов И и инверторов.

Мультиплексоры с большим числом входов, например восьмивходовые или шестнадцативходовые, могут быть построены простым масштабированием методов, показанных на Рис. 2.58. В общем случае, мультиплексор N:1 требует log₂N управляющих сигналов. Выбор наилучшей реализации, как и прежде, зависит от используемой технологии.

Рис. 2.58 Реализация четырехвходового мультиплексора: двухуровневая логика (a), буфера с тремя состояниями (b), иерархическая (c)

Дешифраторы

В общем случае у дешифратора имеется N входов и 2^N выходов. Он выдает единицу строго на один из выходов в зависимости от набора входных значений. На Рис. 2.63 показан дешифратор 2:4. Когда A[1:0] = 00, Y₀ = 1. Когда A[1:0] = 01, Y₁ = 1 и так далее. Выходы образуют прямой унитарный код (one-hot code), называемый так потому, что в любое время только один из выходов может принимать высокий уровень.

7. Временные характеристики комбинационных схем.

Изменение выходного значения в ответ на изменение входа занимает время. На Рис. 2.66 показана задержка между изменением входа буфера и последующим изменением его выхода. Этот рисунок называется временной диаграммой; он изображает переходную характеристику схемы буфера при изменении входа. Переход от НИЗКОГО уровня к ВЫСОКОМУ называется положительным (posedge) перепадом или фронтом. Аналогично, переход от ВЫСОКОГО уровня к НИЗКОМУ (на рисунке не показан) называется соответственно отрицательным (negedge) перепадом или срезом. Синяя стрелка показывает, что положительный фронт сигнала Y вызывается положительным фронтом сигнала A. Величина задержки измеряется от момента времени, когда входной сигнал А достигает уровня 50%, до момента достижения уровня 50% выходным сигналом Y. Уровень 50% – это точка, в которой сигнал находится ровно посередине между НИЗКИМ и ВЫСОКИМ логическими уровнями.

Комбинационная логика характеризуется задержкой распространения (propagation delay) и задержкой реакции, или отклика (contamination delay). Задержка распространения t_pd – это максимальное время от начала изменения входа до момента, когда все выходы достигнут установившихся значений. Задержка реакции t_cd – это минимальное время от момента, когда вход изменился, до момента, когда любой из выходов начнет изменять свое значение.

На Рис. 2.67 синим и серым цветом показаны соответственно задержки распространения и задержка реакции буфера.

Рис. 2.67 Задержка распространения и задержка реакции

Основные причины задержек в схемах заключаются во времени, требуемом для перезарядки емкостей цепи, а так же в конечной скорости распространения электромагнитных волн в среде. Величины tpd и tcd могут различаться по многим причинам, включающим в себя:

• Разные задержки нарастания и спада сигнала;

• Несколько входов и выходов, одни из которых быстрее чем другие;

• Замедление работы схемы при повышении температуры и ускорение при охлаждении.

Наряду с уже перечисленными факторами, задержки распространения и реакции также определяются путем, который проходит сигнал от входа до выхода. На Рис. 2.68 показана четырехвходовая схема.

Критический путь (critical path), выделенный синим – это путь от входа A или B до выхода Y. Он соответствует цепи с наибольшей задержкой и является самым медленным, поскольку входному сигналу нужно пройти три элемента до выхода. Этот путь критический потому, что он ограничивает скорость, с которой работает схема.

Рис. 2.68 Кратчайшая цепь и цепь с наибольшей задержкой

Рис. 2.69 Временные диаграммы для кратчайшей цепи и цепи с наибольшей задержкой