Прямой код

Двоичное число, состоящее из N битов и записанное в прямом коде, использует наиболее значимый бит для знака, а остальные N−1 бита для записи абсолютного значения этого числа. Если наиболее значимый бит 0, то число положительное. Если наиболее значимый бит 1, то число отрицательное.

Стандартный способ сложения не работает в случае двоичных чисел со знаком, записанных в прямом коде. Например, складывая –5₁₀ + 5₁₀ привычным способом, получаем 1101₂ + 0101₂ = 10010₂, что неверно. Двоичная переменная длиной N бит в прямом коде может представлять число в диапазоне [–2^N–1 + 1, 2^N–1 – 1]

Дополнительный код: Наиболее значимый разряд – знаковый, у всех положительных чисел – это «0», у отрицательных чисел – это «1». Остальные биты дополнительного кода отрицательного числа интерпретируются не так, как биты прямого кода. Все биты числа инвертируются а затем к значению наименее значимого бита прибавляется единица. 1/0 (инвертированный модуль +1)

Сложение производится как обычное, но перед этим знаковые числа переводится в дополнительный код. –2₁₀ + 1₁₀ = 1110₂ + 0001₂ = 1111₂ = –1₁₀

Вычитание одного двоичного числа из другого осуществляется путем преобразования вычитаемого в дополнительный код и последующего его сложения с уменьшаемым.

Произвольное N-битное число, записанное в дополнительном коде, может принимать одно из 2N возможных значений. Но весь этот диапазон разделен между положительным и отрицательным числами.

Охватывает [–2^N–1, 2^N–1 – 1]

В случае дополнительного кода сложение двух положительных или отрицательных N-битовых чисел может привести к переполнению, если результат будет больше, чем 2^N–1 – 1, или меньше, чем –2^N–1. Сложение положительного и отрицательного чисел, напротив, никогда не приводит

к переполнению. В отличие от двоичного числа без знака перенос наиболее значимого бита не является признаком переполнения. Вместо этого индикатором переполнения является ситуация, когда после сложения двух чисел с одинаковым знаком знаковый бит суммы не совпадает со знаковыми битами слагаемых.

26. Знаковое расширение.

Знаковое расширение – операция увеличения количества битов произвольного числа, записанного в дополнительном коде.

Корректный способ расширения: значение знакового бита должно быть скопировано в наиболее значимые разряды модифицированного числа.

Например, числа 3 и –3 записываются в 4-битном дополнительном коде как 0011 и 1101 соответственно. Если мы увеличиваем число разрядов до семи бит, мы должны скопировать знаковый бит в три наиболее значимых бита модифицированного числа, что дает 0000011 и 1111101.

Если дополнять нулями, то в случае отрицательных чисел будет ошибка. Например -5₁₀ = 1011₂ , 00001011₂ = 11₁₀

27. Одноразрядный сумматор. Сумматор с последовательным переносом.

Полусумматор.

Вначале спроектируем одноразрядный полусумматор (half adder). Как показано на Рис. 5.1, полусумматор имеет два входа (А и В) и два выхода (S и C_out). S – это сумма А и В. Если и А, и В равны 1, то выход S должен стать равным 2, такое число не может быть представлено в виде одного двоичного разряда. В этом случае результат указывается вместе с переносом С_out в следующий разряд. Полусумматор может быть построен из элементов XOR («исключающее ИЛИ») и AND («логическое И»).

В многоразрядном сумматоре выход С_out подсоединяется ко входу переноса следующего разряда. Например, на Рис. 5.2 бит переноса показан синим цветом, он является выходом С_out одноразрядного сумматора 1-го разряда и входом C_in сумматора следующего разряда. Однако в полусумматоре нет входа переноса C_in для связи с выходом C_out предыдущего разряда.

Как показано на Рис. 5.3, полный сумматор (full adder), имеет вход переноса C_in,. На рисунке также приведены уравнения для S и C_out.

N-разрядный сумматор складывает 2 N-разрядных числа (А и В), а также входной перенос С_in и формирует N-разрядный результат S и выходной перенос C_out. Такой сумматор называется сумматором с распространяющимся переносом (carry propagate adder, CPA), так как выходной перенос одного разряда переходит в следующий разряд. Условное обозначение такого сумматора показано на Рис. 5.4. Оно аналогично обозначению полного сумматора за исключением того, что входы/выходы А, В, S являются шинами, а не отдельными разрядами.