Verilog_radar1

Порядок выполнения упражнения 3

nСоздать файл VWF (File=>New=>

University Program VWF).

nСохранить его под именем lab3

nЗадать входы, выходы

иконтрольные точки:

-Edit=>Insert=>Insert Node or Bus

-Запустить Node Finder

и выбрать выводы.

-Нажать ОК, а затем еще раз ОК.

Порядок выполнения упражнения 3

nПереместить и сгруппировать выводы и ввести временные диаграммы как показано ниже (установите систему счисления –

Unsigned Decimal).

nЗапустить функциональное моделирование – Simulation=>Run Functional Simulation

Порядок выполнения упражнения 3

nПо окончанию процесса моделирования откроется окно с результатами моделирования. Проверьте, что они соответствуют приведенному ниже рисунку.

Порядок выполнения упражнения 3

nОсуществить компиляцию проекта

(Processing=>Start=>

Analysis and Synthesis). При необходимости исправить ошибки.

nПосмотреть

синтезированную пакетом схему

(Tools=>Netlist

Viewers=>RTL Viewer).

Порядок выполнения упражнения 3

n Измените текстовое описание схемы на языке Verilog

sw[7..4] + s[7..0] sw[3..0]

Порядок выполнения упражнения 3

nОсуществить компиляцию проекта

(Processing=>Start=>

Analysis and Synthesis). При необходимости исправить ошибки.

nПосмотреть

синтезированную пакетом схему

(Tools=>Netlist

Viewers=>RTL Viewer).

Порядок выполнения упражнения 3

nЗадайте выводы СБИС:

-Assignments=>Pin Planer

nВыполните полную компиляцию проекта

Processing=>Start Compilation

Порядок выполнения упражнения 3

nОткройте программатор и осуществите конфигурирование СБИС: Tools=>Programmer

n Проверьте работу проекта на плате.

Упражнение завершено

Типы данных

nКласс Net – представляет физическую связь между элементами структуры

n Класс Variable – представляет элементы для временного хранения данных

Temporary Storage