Билет 3

1. Виды рисков сбоя в асинхронных комбинационных схемах.

2. Понятие телеобработки. Терминальная и системная телеобработка.

3. Выявить сходимость метода простых итераций для решения следующих уравнений и систем:

1. 1-x²=0

2. cos(y-1)+x=0.8

y-cos(x)=2

3. AX=B, где

0,25 -0,52 0,043 0 0,44

0,14 -0,16 -0,316 0 1,42

А=0,12 0,08 -0,14 -0,24 В=-0,83

0,12 -0,35 -0,18 0 -1,42

1 Виды рисков сбоя в асинхронных комбинационных схемах

Риском сбоя называется возможность появления на выходе цифрового устройства сигнала, не предусмотренного алгоритмом его работы и могущего привести к ложному срабатыванию. Отметим, что риск сбоя представляет собой только возможность ложного срабатывания. Конкретная цепь может давать риск сбоя, а может и не давать, причем даже при наличии риска сбоя может отсутствовать ложное срабатывание, следовательно, риск сбоя представляет собой наихудший случай.

Проектирование цифровой аппаратуры с использованием принципов комплексной миниатюризации на основе достижений микроэлектроники в качестве основной из своих задач выдвигает проблему обеспечения устойчивости ее функционирования при влиянии коструктивно-технологических факторов и дестабилизирующих воздействий внешней среды [1– 4].

Функциональная устойчивость определяется стабильностью реализации цифровым устройством заданного алгоритма работы при наличии разброса задержек выполнения операций в логических элементах, задержек сигналов в линиях связи и электромагнитных наводок паразитных сигналов. Термин "функциональная устойчивость" можно рассматривать также как синоним алгоритмической устойчивости.

В схемотехническом плане проблема функциональной устойчивости может быть сведена к устранению опасных состязаний (гонок) сигналов устройства. Эффект состязаний сигналов, приводящий к неустойчивой работе цифрового устройства, известен давно. Наиболее наглядный пример - эффект "дребезга" контактов реле, кнопок и других электромагнитных устройств. Проблема гонок в цифровой схемотехнике является очень серьезной. Большинство труднообнаруживаемых и удивительно разнообразно проявляющихся ошибок в цифровых схемах связано именно с гонками, возможность появления которых разработчик не предвидел или не заметил.

Состязаниями (гонками) сигналов называется процесс их распространения в различных цепях цифрового устройства при существовании разбросов временных задержек этих цепей.

Цепь - совокупность логических и других элементов и линий связи между ними.

Алгоритмическим переходом называется изменение сигнала на выходе какой-либо схемы, предусмотренное алгоритмом ее работы.

Неалгоритмическим переходом называется изменение выходного сигнала, не предусмотренное алгоритмом ее работы.

Опасными называются такие состязания, которые могут привести к неалгоритмическому переходу в цифровой схеме при заданных условиях ее работы, а неопасными называются такие состязания, которые не могут привести к неалгоритмическому переходу.

Схемой, свободной от влияния опасных состязаний, называется такая цифровая структура, в которой неалгоритмический переход, возникший в части схемы из-за опасных состязаний, не изменяет алгоритма работы схемы в целом при заданных условиях ее работы.

Задержка логической схемы слагается из задержек срабатывания логических элементов и задержек распространения сигналов по цепям связи между ними. Важнейшим параметром, характеризующим инерционность логического элемента, является среднее время задержки выходного сигнала по отношению к входному t_зд.ср.. Трудоемкость учета задержек зависит от соотношения значений задержек самих логических элементов и задержек в цепи связи t_св.. Если эти значения близки, то задержки различных трактов схемы можно определить лишь после размещения элементов на поверхности печатной платы или кристалла БИС, когда станут известны фактические длины связей. В сверхбыстродействующих ИС и БИС, построенных на ТТЛШ- и ЭСЛ- элементах, время задержки выполнения логической операции в вентиле (логическом элементе) оценивается единицами или десятыми долями наносекунды. В этом случае не считаться с t_св. нельзя.

Ситуации, когда задержки t_св. превышают t_зд.ср., возникают и при использовании не очень быстродействующих элементов, когда сигналы передаются между блоками на достаточно большое расстояние. Однако доля подобных связей невелика, поэтому их можно выделить особо и учесть t_св. в линии связи. Тем не менее для большинства микроэлектронных устройств сейчас (90-е годы) выполняется соотношение t_св. < t_зд.ср..

Задержки различных экземпляров элементов какой-либо серии имеют технологический разброс, который обычно описывают некоторым статистическим законом. Дестабилизирующие воздействия внешней среды, в основном выражающиеся в изменении температуры, напряжения питания и в воздействии радиационного излучения, приводят к расширению диапазона вариации задержки выполнения операции в логических элементах и поэтому могут быть сведены к эквивалентному расширению влияния конструктивно-технологических факторов. Задержка каждого конкретного элемента зависит от количества и типа нагрузок, от паразитной емкости монтажа, числа лет с момента выпуска и ряда других факторов. Точное значение величины t_зд.ср. для конкретного случая не известно, так как в технических условиях изготовитель указывает значение t_{зд.ср.max} для наихудших условий применения. Разработчику часто полезно знать кроме максимальной еще и минимально возможную величину t_зд.ср.. К сожалению, для большинства серийно выпускаемых микросхем значение минимальной задержки в технических условиях не указано и, следовательно, изготовителем не гарантируется.

Специфическим фактором, приводящим к разбросу t_зд.ср., является длительность фронта (спада) входного сигнала при наличии разброса порогов срабатывания логических элементов. Особенно важно не допускать малой крутизны фронта или спада в схемах на элементах типа КМОП, в которых возможен большой разброс пороговых напряжений. Такое явление часто называют гонками по входу (рис. 1). Опасностью возникновения гонок по входу объясняются ограничения на максимальную длительность переходов 01 и 10 входных сигналов, приводимые в паспортах многих микросхем.

Рис. 1. Гонки по входу

На практике изменение набора входных переменных комбинационной схемы часто происходит при несогласованных во времени изменениях различных входных переменных. При этом схема фактически находится под действием нескольких последовательно сменяющихся наборов, причем каждый из них дробится еще на несколько наборов при прохождении через схему из-за несогласованных значений t_зд.ср. элементов. В результате изменение сигнала на каждом выходе схемы и внутреннем узле реально происходит не мгновенно, а образует некоторый сложный динамический процесс. Нахождение этих процессов называется динамическим анализом комбинационной схемы.

Динамические риски сбоя

Рассмотрим схему (рис. 7, а), состоящую из последовательно соединенных двухвходовых вентилей. На входы первого вентиля поступают переменные x₁ и x₂. На входы второго поступают переменная x₀ и результат логической операции первого вентиля. В целом такая схема реализует логическую функцию: у= x₂x₁ + x₀.

1. Допустим, что набор входных сигналов в какой-либо момент времени, имееющий состояние Х₁ = x₂x₁x₀= 010, изменяется на комбинацию входных сигналов: Х₂ = x₂x₁x₀= 101.

При этом входные сигналы изменяются не одновременно, а с некоторой задержкой.

Рассмотрим наихудший случай разброса моментов переключения входных переменных x₂, x₁ и x₀, который приведен на временной диаграмме рис. 7, б.

Поскольку у(X₁) = 0, а y(Х₂) = 1, из рис. 7, б видно, что на выходе схемы происходит многократное изменение уровня вместо идеального алгоритмического перехода 0→1.

2. Допустим, что набор входных сигналов в какой-либо момент времени, имееющий состояние Х₁ = x₂x₁x₀= 011, изменяется на комбинацию входных сигналов: Х₂ = x₂x₁x₀= 100, также, как и в случае 1 не одновременно. На выходе схемы, вместо идеального алгоритмического перехода 1→0, наблюдается многократное переключение.

Рис. 7. Наихудший случай разброса во времени моментов переключения

Риск сбоя называется динамическим, если состояние выхода у от комбинации входных сигналов X₁, в первый момент, отличается от состояния выхода y при изменении комбинации входных сигналов Х₂, в следующий момент времени, где y - булева функция.

Риск сбоя называется динамическим D₊ при изменении выходного значения 0→1, если у(X₁) = 0, а y(Х₂) = 1.

Риск сбоя называется динамическим D_– , если у(X₁) = 1, а y(Х₂) = 0.

Итак, на рис. 7, б имеет место динамический риск сбоя D₊, а на рис. 7, в - D_–.

Из временных диаграмм работы схемы видно, что динамический риск сбоя является следствием статического риска сбоя. Динамические риски сбоя в цифровой схеме могут привести к нарушению закона ее функционирования.

Статические риски сбоя

На рис. 6 показана работа элементов И и ИЛИ при подаче на их входы двух последовательных во времени наборов Х₁ = x₁x₀= 01 и Х₂ = x₁x₀= 10. Значение сигнала у₁для элемента И на этих наборах должно оставаться постоянным и равным 0, а у₂ – равным 1. Это выполняется для случаев разброса во времени моментов переключения переменных x₁ и x₀, показанных на рис. 6, а и г.

Рис. 6. Разброс во времени моментов переключения

Если же этот разброс соответствует рис. 6, б и в, то видно, что на выходе схемы И появится логический сигнал 1 длительностью Δτ, а на выходе схемы ИЛИ - сигнал 0 длительностью Δτ₁. Эти ложные сигналы и являются рисками сбоя, причем видно, что они могут проявляться, а могут и отсутствовать. Все дальнейшие примеры будут иллюстрироваться временными диаграммами для наихудшего случая, когда риск сбоя обязательно имеет место.

Риск сбоя называется статическим, если у(X₁) = y(Х₂), где y - булева функция. Риск сбоя называется статическим в нуле S₀, если у(X₁) = y(Х₂) = 0. Риск сбоя называется статическим в единице S₁, если у(X₁) = y(Х₂) = 1. Итак, на рис. 6, б имеет место статический риск сбоя в нуле S₀, а на рис. 6, в - статический риск сбоя в единице S₁.

Существенно, что полученные помехи S₀ и S₁ (иногда их называют "иголками", "мерцаниями", "глитчами" (англ. glitch)) - это не пренебрежимо короткий всплеск напряжения малой амплитуды. При достаточно большой разности Δτ помеха будет иметь длительность, во много раз превышающую время переключения элемента, и амплитуду, равную номинальному сигналу. Это уже полноценный сигнал, на который могут реагировать последующие элементы (входы синхронизации, установки в 0 или 1, загрузки данных и т. п.). Такие помехи очень опасны для цифровых схем, тем более, что их практически невозможно увидеть на осциллографе, и разработчик просто не будет догадываться об их существовании. Они могут сужаться до полного исчезновения, но могут и расширяться, проходя через логические цепи.

Функциональный риск сбоя

Рассмотрим теперь поведение выходного сигнала той же функции при многоместной смене наборов. Пусть набор 0 переходит в набор 7. Так как все переменные изменяются, а моменты их изменения в общем случае неизвестны, то возможны различные переходы от набора 0 к набору 7 (см. рис. 10, а).

Рис. 10. Функциональный риск сбоя

Есть единственный путь смены наборов: 0267, при котором не будет статического риска сбоя, так как у(X₁ = 0) = y(Х₂ = 7) = 1. Во всех остальных случаях будет статический риск сбоя в единице S₁, причем никакими аппаратными средствами устранить его нельзя, так как значения выхода на промежуточных наборах определяются характером самой функции.

По тем же причинам при переходе от набора X₁ = 1, на котором у(X₁) = 0, к набору Х₂ = 6, на котором y(Х₂) = 1, возможен путь смены наборов:1046, когда имеет место динамический риск сбоя D₊, также определяемый характером самой функции. Во всех остальных случаях смены наборов будет чисто алгоритмический переход 01 (см. рис. 10, б).

Риски сбоя, проявляющиеся при многоместной смене наборов и определяемые характером самой функции, называются функциональными. Такие риски сбоя не могут быть устранены изменением логической структуры, реализующей булеву функцию.

Логический риск сбоя

Статический риск сбоя в комбинационной схеме бывает логическим. Появление логического и функционального риска сбоя при смене входных воздействий проиллюстрируем на примере функции f₂(x₁, x₂, x₃) и ее схемной реализации по кубическому покрытию C¹. Покрытие C¹ приведено на рис. 1.22,а. Кубы покрытия C¹ показаны на карте Карно (рис. 1.22,б). Двухуровневая схемная реализация, выполненная по покрытию C¹, показана на рис. 1.21,а.

Статический риск сбоя называют логическим, если он обусловлен выбранной схемной реализацией функции. Рассмотрим смену входных воздействий t_a → t_b.

x₁ x₂ x₃ f₂

t_a 0 1 1 1

t_b 0 1 0 1

На карте Карно (рис. 1.22,б) смена входных воздействий t_a → t_b соответствует пути минимальной длины, соединяющего клетки (a) и (b). Легко видеть, что функция f₂ свое значение при этом не изменяет. Наборы t_a и t_b имеют кодовое расстояние 1, так как изменяется значение только на входе x₃ (1 → 0).

Следовательно, при смене воздействий t_a → t_b возможен статический риск сбоя в единице на выходе схемы. Исходя из того, что входы x₁ и x₂ не изменяют своих значений, перепроектируем схему. Добавим вентиль 4 типа И с входами , x₂ и соединим его выход с входом вентиля 3 (см. рис. 1.21,б). Не трудно убедиться, что перепроектированная схема также реализует функцию f₂. В то же время на рассматриваемом переходе в перепроектированной схеме логический риск сбоя отсутствует(см. рис. 1.21,б).

Смена входных воздействий, принадлежащих одной и той же импликанте, происходит без статического риска сбоя.

Логический риск сбоя при смене входных воздействий может быть исключен модификацией схемы. Формальное основание для подобных действий дает следующее утверждение: Необходимым и достаточным условием исключения логического риска сбоя является реализация всех простых импликант функции в схеме.

Рис 1.21

Рис 1.22