2.8. Контрольные вопросы

1. Является ли базис И-НЕ или ИЛИ-НЕ полным для реализации комбинационно-логических устройств?

2. Почему тупиковые формы логических функций повышают качественные показатели логических устройств?

3. Как получить тупиковую форму логической функции?

4. Чем отличаются МДНФ и МКНФ?

5. На какие качественные показатели логических устройств влияет ограничение базиса логических функций?

6. Какой параметр логического устройства не изменится при ограничении числа переменных в логических элементах?

7. Почему комбинационно-логические устройства не относятся к классу цифровых автоматов?

3. Интегральные триггеры

3.1. Цель работы

Изучение принципов построения и функционирования триггеров на основных логических элементах.

3.2. Краткое теоретическое введение

Помимо логических элементов (ЛЭ) для построения цифровых систем требуются элементы памяти, осуществляющие хранение двоичной информации в течение требуемого времени. В качестве элемента памяти в цифровых микросхемах используется бистабильная ячейка (БЯ), представляющая собой два инвертирующих логических элемента (И-НЕ или ИЛИ-НЕ), соединенных перекрестными связями (рис. 3.1). На основе таких элементов памяти строятся триггеры - электронные схемы, имеющие два устойчивых состояния, которые устанавливаются при подаче соответствующей комбинации сигналов на управляющие входы (Х) и сохраняются в течение заданного времени (рис. 3.2).

а) б)

Рис. 3.1. Бистабильные ячейки на ЛЭ И-НЕ (а) и ИЛИ-НЕ (б)

Рис. 3.2. Общая структура тактируемого уровнем

интегрального триггера

Переключение БЯ из одного состояния в другое осуществляется сигналами S (set - установка) и R (reset- сброс), формируемыми на выходах схемы управления. Логическое значение сигналов S и R зависит от комбинации сигналов на внешних управляющих входах Х и от состояния БЯ Q ( ), которое поступает по цепям обратной связи на схему управления.

Таблица 3.1

Условное обозначение триггера	Таблица состояния и характеристическое уравнение триггера
D-триггер	D QN+1 0 0 1 1 QN+1=D
RS-триггеры	R S QN+1 0 0 QN 0 1 1 1 0 0 1 1 x x - неопределенное состояние QN+1=SvR&QN
JK-триггер	J K QN+1 0 0 QN 0 1 1 1 0 0 1 1 QN QN+1=J&QNvK&QN QN+1=CN&(J&QNvK&QN)vCN&QN
Т-триггер	T QN+1 0 QN 1 QN QN+1=T&QNvT&QN

Если переключение триггера происходит только при поступлении синхронизирующего сигнала (синхроимпульса) на специальный вход синхронизации C (clock - времязадающий), то триггер называется синхронным. Такие триггеры могут синхронизироваться уровнем и фронтом сигнала С. В асинхронных триггерах отсутствует вход синхронизации, поэтому их переключение происходит при поступлении соответствующих сигналов Х.

В зависимости от комбинации управляющих сигналов Х, вызывающих изменение состояния, триггеры подразделяются на несколько функциональных типов. В настоящее время существует более 10 типов таких устройств. Наиболее широкое распространение получили RS-, D-, JK-, T-триггеры. Буквами R, S, D, J, K, T принято обозначать управляющие входы. Тип триггера определяется по его характеристическому уравнению или таблице состояний, которые указывают на значения выходного сигнала Q_N+1 после переключения триггера (в момент времени t_N+1) в зависимости от значений управляющих сигналов Х и выходного сигнала Q_N, предшествующего переключению триггера (табл. 3.1). Устройства, которые реализуют такую функциональную зависимость сигналов, называются конечными автоматами.

Различные типы триггеров отличаются главным образом структурой схемы управления. Наиболее простую структуру имеют асинхронные и синхронизируемые уровнем триггеры, которые состоят из БЯ и входной комбинационной схемы. Вид комбинационной схемы зависит от функционального типа триггера и элементной базы (рис. 3.3 и 3.4).

а б

Рис. 3.3. Асинхронный (а) и синхронизируемый уровнем (б) RS-триггер

а б

Рис. 3.4. Синхронизируемый уровнем D-триггер (а)

и асинхронный JK-триггер (б)

Если длительность информационных сигналов в асинхронном JK- триггере (рис. 3.4,б) больше 3t_зад., то при J=K=1 устройство будет многократно изменять свое состояние на противоположное (генерировать импульсы длительностью 3t_зад.). В этом можно убедиться, построив временную диаграмму работы схемы. Устранить эту неопределенность можно в синхронизируемых фронтом устройствах, принцип построения которых рассматривается ниже.

Триггеры, синхронизируемые фронтом (условное обозначение состоит из двух букв T), содержат в схеме управления статические и динамические элементы памяти. В статических триггерах этого класса используются два основных типа структур схемы управления: с управляющей БЯ или с коммутирующими БЯ. Чаще используются триггеры с управляющей БЯ (рис. 3.5).

Рис. 3.5. Структура тактируемого фронтом интегрального триггера с управляющей БЯ

При одном из значений синхросигнала, например, С=0, схема управления в соответствии с управляющими сигналами Х1, Х2 и Q2 вырабатывает значения S и R, устанавливающие БЯ ведущего триггера в состояние, которое должно быть обеспечено на выходе Q2 после поступления фронта синхросигнала С. При С=1 состояние БЯ ведущего триггера передается в БЯ ведомого триггера. Отметим, что ведомый триггер выполняет роль линии задержки в контуре обратной связи ведущего триггера. Пример принципиальной схемы синхронного JK-триггера приведен на рис. 3.6.

На базе синхронного JK-триггера можно построить синхронизируемые фронтом D-триггер и T-триггер (рис. 3.7).

Действительно, как это следует из табл. 3.1, при К = D и J = D

,

т.е. при подаче C_N=1 Q_N+1=D.

Рис. 3.6. Синхронизируемый фронтом JK-триггер

Р ис. 3.7. Синхронизируемые фронтом D-триггер (а) и T-триггер (б)

Если J=K=1, а T=C, то .

Полученные результаты соответствуют характеристическим уравнениям триггеров D и T.