5. Асинхронные счетчики электрических импульсов

5.1. Цель работы.

Изучение схемотехнических принципов построения и экспериментального исследования счетчиков электрических импульсов.

5.2. Краткая теория вопроса.

Двоичные счетчики и делители частоты используются в самых различных областях электронной техники, в частности в управляющих системах, в цифровых электронных часах, в частотомерах и т.п. Наиболее часто применяются двоичные и десятичные счетчики.

Счетчики подразделяются на синхронные, у которых разряды деления синхронизируются поступающими извне тактовыми импульсами, и на асинхронные, у которых каждый разряд синхронизирует следующий разряд деления. Наличие в последних задержки может привести к значительным погрешностям при декодировании результатов счета.

В общем случае по основанию системы счисления счетчики делятся на двоичные и недвоичные. Двоичные счетчики имеют модуль пересчета K=2ⁿ, а недвоичные K2ⁿ (n - разрядность счетчика).

По назначению (типу функционирования) счетчики принято подразделять на суммирующие, вычитающие и реверсивные, работающие как в режиме суммирования, так и в режиме вычитания импульсов.

По способу формирования сигнала переноса счетчики бывают с последовательным, со сквозным, групповым и частично групповым переносами.

Особую группу счетчиков составляют устройства, работающие по принципу циклического сдвигающего регистра (кодовые кольца).

К основным параметрам счетчика относятся:

1. Емкость счетчика (N) - максимальное число импульсов, которое может быть записано в счетчик, зависит от основания системы счисления и числа каскадов счетчика.

2. Разрешающая способность (минимальное время следования t_сл ) временной интервал между двумя импульсами, при которых обеспечивается надежная работа счетчика. Этот параметр определяет максимальную частоту поступления сигналов на вход счетчика.

3. Время регистрации (t_р )- временной интервал между началом подачи на вход сигнала и моментом окончания самого длительного переходного процесса в счетчике.

В общем случае каждый разряд счетчика содержит триггер, работающий в счетном режиме (изменяющий свое состояние на противоположное по каждому входному импульсу ). Именно поэтому счетчики реализуются на базе D-триггера ( ) или на базе JK-триггера (J=K=1). В настоящей лабораторной работе используются D-триггеры, синхронизируемые положительным фронтом тактового импульса. Как правило, способ синхронизации оказывает заметное влияние на схемотехнику счетчиков, хотя и не изменяет принципов их построения.

На рис. 5.1 приведена принципиальная схема и временные диаграммы четырехразрядного двоичного суммирующего счетчика с цепями последовательного переноса (вход i-го разряда соединен с инверсным выходом i-1-го разряда).

Рис. 5.1. Принципиальная схема (а) и временные диаграммы (б) работы суммирующего счетчика

Так как в D-триггерах со связью инверсного выхода с информационным входoм после подачи тактового сигнала осуществляется переход в противоположное состояние, период следования импульсов на выходе каждого разряда (Y1,Y2,Y3,Y4) в два раза больше, чем на его входе. Если последовательность счетных импульсов X непериодична, то и выходные сигналы Yi будут непериодичны. В рассматриваемой схеме емкость счетчиков N=2⁴ =16, поэтому в счетчике обеспечивается суммирование только 15 входных импульсов

N=12⁰ +12¹+12²+12³ =15,

а 16-й импульс устанавливает все триггеры в исходнoе (нулевое) состояние, следовательно, шина установки “сброс” необходима лишь в начале работы. Таким образом, в любой момент времени состояние счетчика однозначно определяет число импульсов, поступивших на его вход. Так, для t7 Y1=1, Y2=1, Y3=1, Y4=0, поэтому L=1+2+4=7.

Для построения вычитающего счетчика (рис. 5.2) необходимо соединить прямой выход i-го триггера с синхровходом(входом синхронизации) i+1-го триггера.

Рис. 5.2. Принципиальная схема (а) и временные диаграммы (б) работы вычитающего счетчика

Из временных диаграмм следует, что при нулевых начальных условиях первый из последовательности счетных импульсов устанавливает все триггеры в единичное состояние, после чего с 1 по 15 импульсы происходит вычитание из состояния счетчика каждого пришедшего на вход импульса. Анализ эпюр позволяет определить время следования t_сл =4 ( - время задержки D-триггера), а также время регистрации t_р=4, характерное для перехода счетчика из состояния 0000 в состояние 1111. Для снижения t_сл и, следовательно, для повышения быстродействия счетчиков в структурах этих устройств применяются специальные вспомогательные цепи, обеспечивающие сквозной перенос управляющих сигналов.

Сравнение рассмотренных схем показывает, что для перехода от режима суммирования к режиму вычитания необходимо вход синхронизации 2,3,...,n-го триггера подключить к прямому выходу предыдущего триггера. Поэтому для построения реверсивного счетчика между разрядами достаточно включить одну из приведенных на рис. 5.3 коммутирующих цепей. В схеме, изображенной на рис. 5.3,а, выбором М обеспечивается передача сигнала или Yi на тактовый вход i+1 триггера. Уравнение схемы показывает, что ее можно заменить логическим элементом, обеспечивающим реализацию операции суммирования по модулю два или исключающее ИЛИ (рис. 5.3,б). На рис. 5.4 приведена построенная по указанному принципу схема реверсивного счетчика.

Рис. 5.4. Принципиальная схема реверсивного счетчика(М=1 соответствует режиму суммирования, М=0 - режиму вычитания)

Приведенные принципы построения, однако, не учитывают процедуру выбора режима работы. Действительно, тактовый сигнал триггера при изменении М будет характеризоваться или положительным, или отрицательным фронтом, не связанным с наличием счетных импульсов Х, что, как это видно из принципиальной схемы, приведет к изменению состояния счетных триггеров. Например, если в режиме суммирования состояние первого триггера Y₁=1, то при переводе счетчика в режим вычитания (М=0) на выходе первого логического элемента "исключающее ИЛИ" осуществится формирование положительного фронта, который и переведет второй триггер в противоположное состояние. Именно поэтому реверсивные счетчики строятся на базе синхронных счетчиков, у которых тактовый сигнал любого триггерного элемента зависит только от входных импульсов Х.

Часто возникает необходимость построить на основе триггеров счетчик, отсчитывающий число импульсов K2ⁿ. Существует целый ряд способов построения недвоичных счетчиков. Однако в общем случае они всегда реализуются по многокаскадной структуре. Пример соединения таких каскадов показан на рис. 5.5.

Рис. 5.5. Структура двухкаскадного недвоичного счетчика

Схемы управления переносом импульса счета и установки первой группы n-разрядного счетчика в исходное состояние могут содержать не только комбинационные устройства, но также и элементы памяти, включая и управляемые (заторможенные) генераторы. При синтезе комбинационной части схемы переноса (сброса) в основном учитывается состояние счетчика, соответствующее заданной системе счисления (S)

Y_1n 2^n-1 +...+Y_1i 2 ^n-1-i+...+Y₁₁=S-1,

которая характеризует максимальное число, записываемое в любой каскад счетчика. Подача очередного счетного импульса должна приводить к формированию входного импульса для следующего каскада и переводу всех триггеров предыдущего каскада в исходное (нулевое) состояние. На рис. 5.6 приведена принципиальная схема одной декады десятичного счетчика (предполагается использование двоично-десятичной системы счисления).

Рис. 5.6. Принципиальная схема декады десятичного счетчика

Здесь при Y1=Y4=1, Y2=Y3=0

S-1=12³ +02² +02¹ +12⁰ =9,

и на входе первого логического элемента И формируется логическая единица, а после подачи 10-го счетного импульса сформируется импульс переноса и сигнал, устанавливающий все триггеры в исходное состояние. При других комбинациях Y1, Y2, Y3 и Y4 на входе первого элемента И действует логический нуль, и декада счетчика работает в обычном режиме суммирования. В анализируемой схеме триггеры синхронизируются положительным фронтом, поэтому, если длительность счетного импульса превышает время срабатывания триггера и логических элементов, то указанный сигнал формируется в процессе действия 9-го счетного импульса. В других случаях для обеспечения нормальной работы счетчика необходимо увеличить его конечное состояние на 1, т.е. переключить вход второго логического элемента И к выходу второго триггера, как это показано на рис. 5.6 пунктиром. Последующие декады десятичного счетчика имеют аналогичную структуру.