- •3.Дифференцирующие и интегрирующие цепи
- •5.Стабилизатор напряжения
- •6.Усилительный каскад на биполярном транзисторе с общим эмиттером.
- •7.Усилители мощности
- •8.Дифференциальные усилители
- •9.Операционный усилитель. Основные характеристики.
- •Простейшее включение оу
- •Классификация оу По типу элементной базы
- •10. Отрицательная обратная связь. Свойства оу с отрицательной обратной связью
- •11.Инвертирующий усилитель на оу
- •12.Неинвертирующий усилитель на оу
- •13.Суммирующий усилитель на оу
- •15.Дифференциатор
- •Идеальный дифференциатор
- •Реальный дифференциатор
- •Компараторы
- •16.Логарифмические и экспоненциальные преобразователи на оу
- •17.Активные фильтры на оу
- •14.Интегрирующие усилители Интеграторы
- •Реальный интегратор
- •18.Генератор синусоидальных колебаний
- •19.Триггер Шмитта
- •20.Генератор прямоугольных импульсов
- •21. Основные логические элементы и, или, не. Примеры схемотехнической реализации.
- •22. Логич. Элементы и-не.Пример схемотехнической реализации. Реализация логических функций и, или, не.
- •23. Логич. Элементы или-не.Пример схемотехнической реализации. Реализация логических функций и, или, не.
- •24. Входы и выходы цифровых микросхем.
- •25. Асинхронный rs тригер
- •26.Синхронный crs триггер
- •29. Jk триггер
- •30. Параллельные регистры Стробируемые регистры
- •4.2.2. Тактируемые регистры
- •31.Регистры сдвига
- •32.Суммирующие счетчики
- •33.Вычитающие счетчик
- •34. Сумматор
- •35. Сложение двоичных чисел со знаком
- •40.Цап с матрицей резисторов r-2r
- •42.Ацп последовательного счета
29. Jk триггер
Условное обозначение асинхронного JK триггера (а), его схема (б) и диаграмма работы (в) представлены на Рис.3.12.
Особенностью JK триггера является то, что он не имеет запрещенных комбинаций. Если на входы J и K действует активный сигнал («1»), то триггер изменяет свое состояние на противоположное тому, в котором он находился до действия сигналов, иначе говоря работает в счетном режиме.
Вход J триггера (аналогично входу S) является входом установки триггера в единичное состояние по прямому выходу Q.
Вход S триггера (аналогично входу R) является входом установки триггера в нулевое состояние по прямому выходу Q.
|
|
|
а) |
(б) |
(в) |
Рис.3.11. Условное обозначение асинхронного JK триггера (а), его схема (б) и диаграмма работы (в) |
Работа асинхронного JK триггера можно описать таблицей истинности
J |
K |
Qt |
Qt+1 |
Примечание |
0 |
0 |
0 |
0 |
Хранение «0» (сигналы на входах неактивны) |
0 |
1 |
0 |
0 |
Установка в состояние «0» (триггер стоял в состояние «0», устанавливается в состояние «0» по активному входу К=1) |
1 |
0 |
0 |
1 |
Установка в состояние «1» (триггер стоял в состояние «0», устанавливается в состояние «1» по активному входу J =1) |
1 |
1 |
0 |
1 |
Счетный режим, триггер переходит из сотояния «0» в состояние «1» |
0 |
0 |
1 |
1 |
Хранение «1» (сигналы на входах неактивны) |
0 |
1 |
1 |
0 |
Установка в состояние «0» (триггер стоял в состояние «1», устанавливается в состояние «0» по активному входу К=1) |
1 |
0 |
1 |
1 |
Установка в состояние «1» (триггер стоял в состояние «1», устанавливается в состояние «1» по активному входу J =1) |
1 |
1 |
1 |
0 |
Счетный режим, триггер переходит из сотояния «1» в состояние «0» |
30. Параллельные регистры Стробируемые регистры
Параллельные регистры, срабатывающие по уровню стробирующего сигнала (или, как их еще называют, регистры-защелки, английское "Latch"), можно рассматривать как некий гибрид между буфером и регистром. Когда сигнал на стробирующем входе - единичный, такой регистр пропускает через себя входные информационные сигналы, а когда стробирующий сигнал становится равен нулю, регистр переходит в режим хранения последнего из пропущенных значений входных сигналов.
Рассмотрим способы ввода информации в регистр организованный на триггерах с установочными входами.
Существует несколько способов записи информации по установочным входам:
в прямом коде по установочному входу S с предварительной установкой регистра в «0»;
в обратном коде по установочному входу R с предварительной установкой в «1» всех триггеров;
с подачей парафазного кода информации (прямой код на вход S, обратный код на вход R).
Во всех перечисленных способах запись информации осуществляется уровнем сигнала.
Запись информации по установочному входу S с предварительной установкой регистра в «0».
На Рис.4.7. представлена схема (а) и диаграмма (б) работы данного регистра.
Рассмотрим диаграмму работы регистра (Рис.4.7 б). Как видно из диаграммы, до момента действия сигнала Уст «0» (момент t1, регистр стоит в некотором состоянии (Q1=1, Q2=1 …. Qm=1), т.е. хранит некоторую ранее записанную информацию.
Для корректной работы схемы первым (момент времени t1) подается сигнал Уст. «0» (высокий уровень), который устанавливает все разряды регистра в нулевое состояние.
На входы регистра подана в прямом коде некоторая информация (D1=0,D2=1 … Dm=1), которая поступает на один из входов логических элементов, образующих управляющую комбинационную схему. В момент прихода управляющего сигнала Тзап (момент t2), информация, присутствующая на входах D1,D … Dm, записывается в регистр. Т.е. триггер, на вход которого подается сигнал логической «1» с ЛЭ И (вход D=1, Тзап=1), переходит в состояние «1». Триггер на установочный вход S которого приходит сигнал логического «0» с ЛЭ И (вход D=0, Тзап=1) остается в состоянии логического «0», обусловленном сигналом Уст «0».
Регистр хранит записанную информацию до момента времени t3. К этому моменту времени на входах D1,D … Dm установлены новые данные. В момент t3 подается сигнал Уст «0», в момент t4 сигнал Тзап – в регистр будут записаны новые данные.
Недостатком приведенной схемы является необходимость подачи сигнала Уст «0».
Если триггер имеет установочные инверсные входы (-R-S), то для записи информации подаваемой на входы D в прямом коде необходимо вместо ЛЭ И использовать ЛЭ И-НЕ, а в цепь Уст»0» включить инвертор.
Запись информации по установочному входу R с предварительной установкой в «1» всех триггеров регистра.
На Рис.4.8. представлена схема (а) и диаграмма (б) работы данного регистра.
Особенностью работы данного регистра является то, что данные, которые подаются на его входы D, должны подаваться в обратном коде.
При записи числа в регистр в состояние логического «0» устанавливаются только те триггера, на которые подается обратный код разряда числа равный «1». Остальные триггера останутся в состояние «1».
Недостатком приведенной схемы является необходимость подачи сигнала Уст «1» всех разрядов триггеров.
|
|
|
|
|
|
|
|
Запись информации парафазным кодом.
На Рис.4.9. представлена схема (а) и диаграмма (б) работы данного регистра.
|
|
|
а) |
б) |
|
Рис.4.9. Запись информации по установочному входу R с предварительной установкой в «1» всех триггеров регистра |
|
При записи парафазным кодом прямой код числа подается на вход S, обратный код на R.
Достоинством данной схемы является отсутствие сигнала предварительной установки регистра.
Недостатком то, что необходим прямой и обратный код числа. Если устройство работает только с прямым кодом, то для формирования обратного кода необходимо в схеме предусмотреть m инверторов.