4. Описание микросхемы к572пв4 (8-р. Ацп)

Микросхема К572ПВ4 - аналого-цифровой системы (АЦС) сбора данных предназначена для преобразования аналоговых сигналов, поступающих по восьми параллельным каналам в цифровой код с последующим его сохранением в ОЗУ и считыванием во внешнем МП в режиме прямого доступа к памяти. Микросхема АЦС К572ПВ4 изготовлена по КМОП технологии.

Система сбора данных обеспечивает непосредственное сопряжение с МП, имеющими как раздельные, так и общие шины адреса и данных. Управление К572ПВ4 осуществляется от МП логическими сигналами ТТЛ и КМОП уровней. Режим прямого доступа к памяти реализуется в соответствии с алгоритмом последовательной обработки аналоговых сигналов по восьми независимым входам.

Рис. 5. Условное графическое обозначение микросхемы К572ПВ4.

Назначение выводов:

0 – 7 – цифровые выходы;

STAT – выбор канала и начало преобразования;

CS – вход управления считыванием данных ОЗУ;

ALE – вход управления при обращении к ОЗУ;

А0 – А2 – адресные входы;

IN1 – IN8 – аналоговые входы.

5 . Описание микросхемы кр1554ир22

Рис. 6. 8-разрядный буферный регистр с защёлкой и тремя состояниями

Микросхема представляет собой восьмиразрядный регистр с умощнёнными выходами для управления большой ёмкостной или низкоомной нагрузкой и может быть использована в качестве магистрального формирователя. Базовый элемент микросхемы - D-триггер спроектирован по типу проходной защёлки, что позволяет при высоком уровне на входе стробирования С проходить входному сигналу на выход минуя триггер. При подаче отрицательного уровня напряжения на вход С включается обратная связь и регистр запоминает поданную на вход D информацию и переходит в режим хранения.

Высокий уровень на входе Z переводит выходы микросхемы в высокоимпедансное состояние, при этом в регистр может записываться новая информация или храниться предыдущая.

6. Описание микросхемы кр580ир82

Микросхема - 8-разрядный адресный регистр, предназначенный для связи микропроцессора с системной шиной, обладающий повышенной нагрузочной способностью. КР580ИР82 - 8-разрядный D-регистр-«защелка» без инверсии и с тремя состояниями на выходе. Микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. Блок содержит D-триггер-«защелку» и мощный выходной вентиль без инверсии. При помощи схемы управления производится стробирование записываемой информации и управление третьим состоянием мощных выходных вентилей. Условное графическое изображение данной микросхемы показано на рис.

В зависимости от состояния стробирующего сигнала STB микросхема может работать в двух режимах: в режиме записи и в режиме хранения.

Рис. 7. Условное графическое изображение микросхемы КР580ИР82

7. Параллельный порт ввода/вывода кр580вв55

КР580ВВ55 (Рис.4.1) программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Рис. 8. Условное графическое обозначение микросхемы КР580ВВ55

Обмен информацией между магистралью данных систем и микросхемой КР580ВВ55 осуществляется через 8 разрядный двунаправленный трех стабильный канал данных. Для связи с периферийными устройствами используется 24 линии В/В, сгруппированные в три 8 разрядных канала РА, РВ, РС, направление передачи информации и режимы работы которых определяются программным способом. Микросхема может функционировать в 3-х основных режимах.

В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала РА, РВ и два 4 разрядных канала РС.

В режиме 1 обеспечивается возможность ввода или вывода информации в/или из периферийного устройства через 2 независимых 8 разрядных канала РА, РВ по сигналам квитирования. При этом линии канала РС используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину РА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются 5 линий канала РС.

Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами , , .

Назначение выводов Таблица 4.

D0…D7	Двунаправленная шина данных. Предназначена для передачи и приема данных процессором, а также передачи управляющих команд и слова состояния
/CS	Chip Select. Выбор микросхемы. Низкий уровень инициирует обмен между процессором и ППА
/RD	Read. Чтение. Низкий уровень на этом входе позволяет ППА передать данные или слово состояния процессору
/WR	Write. Запись. Низкий уровень на этом входе позволяет ППА принять данные или управляющую команду
RESET	Reset. Сброс. Высокий уровень на этом входе сбрасывает все внутренние регистры, включая регистры управления, переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода (только при /RD = 0 и /WR = 0)
A0, A1	Адресные входы. Выбор канала. Позволяют выбрать один из каналов (A, B, C) или регистры управляющего слова и состояния (в зависимости от сигналов на входах /RD и /WR, см. табл. 2)
PA0…PA7	Канал A
PB0…PB7	Канал B
PC0…PC7	Канал C