Способы адресации в 16-ти разрядных системах

Различают эффективный адрес ячейки памяти и физический. Эффективный адрес передаётся по шине адреса, физический является реальным адресом ячейки памяти и вычисляется исходя из эффективного адреса и уравнения описывающего способ адресации.

Эффективный адрес (пример)

Записать эффективный адрес ячейки памяти, если известно, что она находится в сегменте стека, базовый адрес которого 1230 и ячейка является 13-ая по счёту.

Для сегмента программ:

Базовый адрес сохраняется в CS, а смещение относительно базового адреса сохраняется в регистре IP (CS:IP).

Для сегмента данных:

Базовый адрес сохраняется в DS, а смещение указывается в регистрах SI, DI, BP, BX.

Для сегмента стека:

Базовый сохраняется в SS, а смещение в индексах регистра SP, BP.

Для дополнительного сегмента:

Базовый в ES, а смещение в DI.

ЭА=1230(SS):000D(BP)

Физический адрес:

DS=100

BX=30

SI=70

[BX+SI]+25

ФА=100*16+BX(30)+SI(70)+25=1725 (Если расчёт ведётся в 16-тиричной системе счисления 16 = 10h)

Для сегмента данных соблюдается следующее правило записи способа адресации

|BX SI|

|BP DI| +disp

Для записи способа адресации могут использоваться сочетания только из различных столбцов. BX+SI(DI) либо BP+SI(DI). Disp – любое 8ми или 16тибитное смещение задаваемое пользователем.

Система команд 16ти разрядного процессора

В системе 16ти битного процессора выделяют следующие группы команд:

1. Арифметические и логические команды

В 16ти разрядном процессоре появляется возможность аппаратного умножения и деления.

Команды этой группы изменяют регистр флагов.

2. Команды пересылки данных

Команды пересылки данных не изменяют содержимое регистры флагов, за исключением нескольких команд.

3. Команды передачи управления – работают, не изменяя регистра флагов, но основываясь на его данных.

4. Специальные команды.

Задачи на ОКР.

1 вариант:

Записать эффективный адрес ячейки памяти, если известно, что она находится в сегменте стека и является 13-й по счёту. Базовый адрес сегмента стека 312А – 13-я

ЭА=312А(SS):000D(BP) (Решение)

2 вариант:

Известно, что эффективный адрес ячейки памяти ЭА=1230:0175

ФА=1230*10+0175

3 вариант:

Известно, что в DS хранится 100, BX=75 SI=10

2-я задача

Написать программу вычисления следующего выражения:

+ - сложение по модулю 2

cseg program

org 100h

mov ax, 31

not ax

or ax, 21h

xor ax, 1ch

mov bx, 11h

div bx

mov bx, ax

mov ax, 2Ah

mov cx, 1Eh

mul cx

and ax, bx

mov bx, 141h

sub bx, ax

mov ax, 3Ah

neg ax

add bx, ax

32-х разрядный процессор

Командные архитектуры процессора

Архитектура набора команд (ISA) – определяет программируемую часть ядра микропроцессора. На этом уровне определяются особенности конкретного процессора:

1. Архитектура памяти

2. Взаимодействие с внешними устройствами Ввода \ Вывода

3. Режимы адресации

4. Регистры

5. Машинные команды

6. Различные типы внутренних данных (числа с плавающей запятой)

7. Обработчики прерываний и исключительных состояний

Виды командных архитектур:

1. CISC (до 80х годов) – полный набор команд

Особенности процессоров CISC:

1. Одна сложная команда выполняет несколько простых действий

2. Команды имеют разную длину и время выполнения

3. Сложная адресация, позволяющая реализовать одной командой доступ к сложным структурам данных

Достоинства процессоров CISC

1. Удобство программисту

2. Значительное сокращение текста программы

Недостатки:

1. Сложность декодирования команд

2. Ограниченное количество регистров общего назначения

3. Сложность проектирования и изготовления процессоров

4. Невозможность наращивания тактовой частоты из-за сложности аппаратной архитектуры таких процессоров

Процессоры: Motorola MC 680*0, Intel 8086 - Pentium II

МК: Zilog, Intel, Motorola, Siemens

C 80-x готов начал распространяться RISC

2. RISC – сокращённый набор команд. В данной архитектуре был сокращён объём и время работы выполняемой каждой отдельной командой. Данная архитектура развивалась в два этапа: 1. Были сведены к минимуму набор команд и способы адресации. 2. Было увеличено число Регистров Общего Назначения (РОН).

Особенности процессоров с RISC архитектурой:

1. Одинаковая длина команд

2. Одинаковый формат команд

3. Команды выполняют только простые действия

4. Большое количество РОН, которые могут быть использованы любой командой

5. Возможность реализации конвейерной обработки данных

6. Выполнение команды не дольше чем за 1 такт

7. Простая адресация

Достоинства:

1. Простота команд

2. Меньшее время декодирования

3. Значительное упрощение аппаратной архитектуры

4. Увеличение тактовой частоты

Недостатки:

1. Возросли размеры текстов программ

2. Уменьшилась вычислительная плотность (количество вычислений на единицу программного кода)

Процессоры с RISC ядром: MIPS, SPARC, Power PC, Dec, Intel 960, AMD 2900

Микроконтроллеры с RISC ядром: ARM (Atmel), PIC, Scenix, Holtek