Принцип действия

Если внешнее устройство готово к обмену данными, то в регистре состояния и управления контроллера внешнего устройства устанавливается соответствующий флаг. Значение этого флага передаётся на устройство управления, которое на его основании формирует запрос на прерывание. С устройства управления сигналы о готовности внешнего устройства к обмену данными и запроса на прерывание поступает на интерфейс ввода\вывода микропроцессорной системы, а затем передаются микропроцессору. Процессор принимает решение о разрешении прерывания и посылает соответствующий сигнал через интерфейс ввода\вывода на устройство управления контроллера внешнего устройства. На основании этого сигнала в регистре состояния и управления устанавливается флаг «запрос на прерывание». Когда оба флага ГтВУ и ЗНП установлены, они поступают на входы коньюнкторов, с выхода которого снимается единица и подаётся на устройство управления, который инициирует обмен данными, подавая соответствующие сигналы на регистры данных.

Архитектура 8-ми разрядного процессора Intel 8080

Данный процессор выполнен по МОП технологии

Содержит 5000 элементов

Тактовая частота 2-2.5 MHz.

Число базовых команд – 78

Каждая команда выполняется за 1-5 машинных циклов, каждый из которых состоит из 3х-5 тактов.

Система команд 8-ми разрядного процессора Intel 8080

Систему команд 8-ми разрядного процессора условно можно разделить на 4 группы.

1. Команды пересылки данных – в данную группу входят команды передачи данных между регистрами процессора либо между регистрами и ячейками памяти. Не формируют признаков результата в регистре признака.

2. Команды обработки данных – в данную группу входят команды арифметической и логической обработки данных (команды сложения, вычитания, декремента, инкремента, логического сложения, логического умножения и т.д.). В системе команд 8-ми разрядного процессора нет команд умножения и деления. Обязательным условием выполнения команд является наличие одного из операндов в аккумуляторе, он же является и приёмником результата. Команды данной группы формируют признаки результатов.

3. Команды передачи управления – в данную группу входят команды условных и безусловных переходов, вызовов подпрограмм и выходов из них и другие команды, изменяющие естественный ход выполнения программ. Данные команды не формируют признак результата, но работают с признаками, которые хранятся в регистре флагов.

4. Специальные команды – команды ввода\вывода информации, команды обращения к стековой памяти и управления работой процессора. Не формируют признак результата.

Архитектура 16-ти разрядного процессора на примере Intel 8086

Выполняется по МОП - технологии, имеет 40-контактный корпус.

Тактовая частота – 5 МГц

Более развитая система команд, чем у 8-ми разрядного процессора.

УС

BX	BH	BL
CX	CH	CL
DX	DH	DL

DI

SI

SP

BP

CS

ES

DS

SS

Внутренняя магистраль МП

ДКО

БР

УУ

АЛУ

БР

AH|AL

СК

РА

ШИ

Регистр F

1. Специальный модуль

2. Сегментные регистры

3. Индексные регистры

4. Внутренняя память

5. Управляющий модуль

6. Обрабатывающий модуль

Примечание: в блоках, содержащих регистры, не указаны селекторы регистров и мультиплексор.

16-ти разрядный процессор состоит из следующих блоков и модулей:

1. Обрабатывающий модуль – 16-ти разрядные буферные регистры, регистр AX (аккумулятор) – 16-ти разрядный, причём можно отдельно использовать 8 старших разрядов регистра (AH) и 8 младших (AL) разрядов. В 16-ти разрядном процессоре нет жёсткой привязки к аккумулятору, как в 8-ми разрядном, т.е. аккумулятор не является обязательным источником одного из операндов и приёмником результата, за исключением некоторых команд. 16-ти разрядное АЛУ, в котором появилась аппаратная возможность реализации умножения и деления. Регистр флагов – 8-ми разрядный регистр, содержащий признаки результата и некоторую управляющую информацию. С-флаг – флаг переноса из старшего бита. О-флаг – признак переполнения разрядной сетки. P-флаг – признак чётности флага (если младшие 8-м бит результата содержат чётное количество единиц, в этом случае процессор признаёт число чётным). К признакам или флагам управления относятся: I-признак разрешения прерывания (1 – прерывание разрешено, 0 – запрещено.) D-признак направления обработки последовательности байт в памяти (1 – обработка идёт от старшего к младшему разряду, 0 – то от младшего к старшему.) T-признак трассировки (1 – после выполнения каждой команды – генерируется прерывание (режим пошагового выполнения программы) 0 – прерывание генерируется только после выполнения всей программы)

2. Управляющий модуль – в его состав входят 16-ти разрядные буферные регистры, 16-ти разрядный дешифратор кода операций и 16-ти разрядное устройство управления.

3. Специальный модуль – указатель стека, счётчик команд, регистр адреса IP, 16-ти разрядный регистр.

4. Внутренняя память – включает свой состав три 16-ти разрядных регистра: BX, CX, DX, которые позволяют использовать отдельно свои 8-м старших разрядов (H) и свои 8-м младших разрядов (L). BX – регистр базового адреса, используется при косвенной адресации. CX – счётчик в операциях сдвига, циклов и т.д. DX – хранит промежуточные данные в операциях умножения и деления, а так же адресах портов ввода\вывода при косвенной адресации.

5. Модуль сегментных регистров – состоит из 4х 16-ти разрядных регистров: CS, DS, ES, SS. Каждый из которых предназначен для хранения16-ти разрядного базового (начального) адреса ячейки памяти соответствующего сегмента.

6. Модуль индексных регистров – состоит из 4х 16ти разрядных регистров: BP, SI, DI, SP предназначенных для хранения смещения относительно базового адреса. В качестве индексных регистров так же используют регистр IP (регистр адреса) и регистр BX.

Системная магистраль 16-ти разрядного процессора состоит:

1. 16ти разрядной двунаправленной шины управления

2. 16ти разрядной двунаправленной шины данных

3. 20ти разрядной однонаправленной шины адреса