- •1. Архітектура мп к580 вм80
- •2. Структурна схема мп к580 вм 80
- •3. Призначення вхідних/вихідних сигналів мп к580 вм 80
- •4. Цикли роботи мп к580 мп вм 80.
- •Фаза вибору - це час, за який команда вибірається з пам’ті та записується в регістр команд (рк).
- •5. Способи адресації мп к580 вм80.
- •6. Загальна характеристика системи команд.
- •7 Команди пересилки
- •8 Арифметичні команди
- •9 Логічні команди.
- •10. Команди розгалуження, виклику підпрограм, повернення та рестарту.
- •11. Команди роботи зі стеком та керування вводу/виводу.
- •12. Генератор тактових імпульсів к580 гф 24.
- •Мал. 2.1 Функціональна схема гті
- •Мал. 2.2. Часова діаграма сигналів гті
- •13 Системний контролер к 580 вк 28
- •Мал.2.4. Функцюнальнасхема ск
- •14. Програмований паралельний інтерфейс (ппі) к 580 вв 55.
- •15. Програмований контролер приорітетних переривань к530 вн59.
- •Мал. 2.9. Структурна схема пкпп вн59
- •Мал. 2.10 Каскадне з‘єднання пкпп
- •16. Режими функціонування пкп к580 вн-59
- •17. Програмування пкп вн 59 та схеми пріоритетів.
- •Використавши циклічний зсув в, маємо такий новий розподіл пріоритетів
- •17 Програмований контролер прямого доступу до пам’яті к 580 вт 57.
- •2.5.1 Загальна характеристика.*
- •2.5.2 Структурна схема контролера к580 вт 57.
- •19. Режими роботи контролера к580 вт 57.
- •20. Загальна характеристика.
- •21.Структурна схема мп.
- •26. Загальна характеристика мікроконтролерів (мк)
- •27. Структурна схема мк 8051
- •1.3. Система переривань мп вм86.
- •1.3.1. Загальна характеристика.
- •1.3.2. Зовнішні переривання.
- •1.3.3. Внутрішні та програмні переривання.
- •1.3.4. Процедура обслуговування переривань.
- •1.4 Система і формат команд мп вм86.
- •1.4.1 Формат команд.
8 Арифметичні команди
Команди даної групи призначені для виконання операцій і додавання, додавання з переносом, віднімання, віднімання з позикою, інкрементування, декрементування та десяткової корекції акумулятора. Всі ці команди оперують з даними в пам’яті та регістрах і використують в тій чи іншій мірі всі 5-ть флагів регістра F. Операції відмінання проводяться з використанням додаткового коду і встановлюють флаг переносу СУ в «1» при наявності переносу при виконанні операції( т.т. коли є позика) і скидають флаг СУ в «0» при відсутності переносу (т.т. коли немає позики). Перелік арифметичних команд поданий в таб.1.6.
Таблиця 1.6.
1 |
2 |
3 |
4 |
5 |
6 |
7 |
1 |
ADD R (Add register) |
(A)(A)+(R) |
8 P |
8P |
Додавання вмісту регістра. Адресація регістрова. |
Всі, Z,S,P,CY,AС.1МЦ, 4Т. |
2 |
ADD M (Add memory ) |
(A) (A)+((H),(L)) |
8 6 |
86 |
Додавання даних пам’яті. Адресація посередньо-регістрова. |
Всі 2МЦ 7Т |
3 |
ADI<B2> (Byte) (Add data immediate) |
(A) (A)+(<B2>) |
< B2> |
C6 |
Безпосереднє додавання. Адресація безпосередня. |
Всі 2МЦ 7Т |
4 |
ADC R (Add register with carry) |
(A) (A)+(R)+(CY) |
8 P |
8P |
Додавання вмісту регістра і переносу. Адресація регістрова. |
Всі 1МЦ 4Т |
5 |
ADC M (Add memory with carry) |
(A) (A)+((H),(L))+ (CY) |
8 E |
8E |
Додавання вмісту пам’яті і переносу. Адресація посередньо-регістрова. |
Всі 2МЦ 7Т |
6 |
ACI <B2> (Byte) (Add immediate with carry) |
(A)(A)+<B2>+(CY) |
<B2> |
CE |
Безпосереднє додавання з врахуванням біту переноса. Адресація безпосередня. |
Всі 2МЦ 7Т |
7 |
SUB R (Subtract register) |
(A) (A)-(R) |
9 P |
9P |
Віднімання вмісту регістра. Адресація регістрова. |
Всі 1МЦ 5Т |
8 |
SUB M (Subtract memory) |
(A) (A)-((H)(L)) |
9 6 |
96 |
Віднімання вмісту пам’яті. Адресація посередньо-регістрова. |
Всі 2МЦ 7Т |
9 |
SUB <B2> (Byte) (Subtract data immediate) |
(A) (A)-<B2> |
<B2> |
D6 |
Безпосереднє віднімання . Адресація безпосередня. |
Всі 2МЦ 7Т |
10 |
SBB R (Subtract register with borrow) |
(A) (A)-(R)-(CY) |
9 P |
9P |
Віднімання вмісту регістра і переносу. Адресація регістрова. |
Всі 1МЦ 4Т |
11 |
SBB M (Subtract memory with borrow) |
(A) (A)-((H)(L))-(CY) |
9 E |
9E |
Віднімання вмісту пам’яті і переносу. Адресація посередньо-регістрова. |
Всі 2МЦ 7Т |
12 |
SBI <B2> (Subtract data immediate with borrow) |
(A) (A)-<B2>-(CY) |
< B2> |
DE |
Безпосереднє віднімання даних і переносу. Адресація безпосередня. |
Всі 2МЦ 7Т |
13 |
INR R (Increment register) |
(R) (R)+1 |
Q P |
QP |
Інкремент вмісту регістра. Адресація регістрова. |
Всі,крім СУ 1МЦ 5Т |
14 |
INR M (Increment memory) |
((H)(L)) ((H)(L))+1 |
3 4 |
34 |
Інкремент вмісту пам’яті . Адресація посередньо-регістрова. |
Всі,крім СУ 3МЦ 10Т |
15 |
DCR R (Decrement register) |
(R) (R)-1 |
Q P |
QP |
Декремент вмісту регістра. Адресація регістрова. |
Всі,крім СУ 1МЦ 5Т |
16 |
DCR M (Decrement memory) |
((H)(L)) ((H)(L))-1 |
3 5 |
35 |
Декремент вмісту пам’яті . Адресація посередньо-регістрова. |
Всі,крім СУ 3МЦ 10Т |
17 |
INX RP (Increment register pair) |
(RH)(RL) (RH)(RL)+1 |
Q 3 |
Q3 |
Інкремент вмісту регістрової пари. Адресація регістрова. |
Ні. 1МЦ 5Т |
18 |
DCX RP (Decrement registre pair) |
(RH)(RL) (RH)(RL)-1 |
Q B |
QB |
Декремент вмісту регістрової пари. Адресація регістрова. |
Ні. 1МЦ 5Т |
19 |
DAD RP (Add register pair to H & L) |
((H)(L)) ((H)(L))+ (RH)(RL) |
Q D |
QD |
Додати вміст пари регістрів до вмісту HL. Адресація регістрова. |
Тільки СУ. 3МЦ 10Т |
20 |
DAA (Decimal adjust accumu lator) |
_ |
2 7 |
27 |
Десяткова корекція акумулятора. |
Всі 1МЦ 4Т |