19. Режими роботи контролера к580 вт 57.

При роботі з МП схема керування вводом/виводом (Сх. К. Вв/Вив) контролера дешифрує значення молодших розрядів А3¸А0 адреси і в залежності від сигналів та забезпечує запис або читання програмно-доступних регістрів мікросхеми. В циклі ж ПДП логіка Сх. К Вв/Вив попарно формує сигнали , або , на відповідних виходах контролера забезпечуючи часове керування процесом обміну даними між ЗП та пам’яттю.

Враховуючи те, що старші вісім розрядів адреси А15¸А8 повинні бути записані до зовнішнього буферна адреси (БА), то контролер ВТ-57 належить підключати до МПС разом з будь-яким буферним регістром, наприклад К589 ИР12

Ініціалізація контролера здійснюється записом відповідної інформації до 3-х програмно-доступних регістрів: 16-ти розрядного регістру адреси (РА), 16-ти розрядного регістру кінця рахунку (РКР) і 8-ми розрядного регістру режиму (РР). Спочатку заноситься вміст РА, а сам запис провадиться, починаючи з молодших 8-ми розрядів. Другим записується вміст РКР. Останнім записується вміст РР, формат якого має наступний вигляд (мал. 2.14)

Молодші розряди D0¸D3 визначають передачу даних по відповідному каналу К0¸К3. Розряд D4 встановлює порядок (пріоритети) обслуговування запитів на передачу даних по каналах К0¸К3. Розряд D5 визначає тривалість процесу запису (нормальний або здовжений), коли в останньому завершення обміну даними визначається нульовим рівнем сигналу READY від ЗП.

Мал. 2.14. Формат регістра режиму (РР).

20. Загальна характеристика.

МП К1810 ВМ 86 являє собою однокристальний 16-и розрядний МП з 20-и розрядною адресною шиною і 16-и розрядною ШД, який призначений для роботи як в одно-, так і в багатопроцесорних системах.

Ефективність роботи даного МП суттєво підвищена за рахунок введення до системи команд додаткових, по відношенню до МП ВМ 80, арифметичних операцій множення та ділення 8-и та 16-и розрядних чисел, побітової обробки чисел, команд обробки масивів даних, розширення типів переривань, а також реалізації конвеєрного виконання команд в самому МП. МП такого типу може працювати з пам’яттю до 1Мб, обмінюватися інформацією з 64т. ЗП і має 256 типів різних переривань.

21.Структурна схема мп.

Як відомо, процес виконання програм в МП включає в себе наступні етапи:

1. вибірка коду команди з пам’яті системи;

2. виконання команди та запис результату, якщо це потрібно.

Всі ці етапи в МП виконуються послідовно, що призводить до недостатнього завантаження у часі шин МП. В даному МП процес виконання команд складається з таких же етапів, однак реалізується у 2-х роздільних процесорних блоках, а саме:

1. EU (Exection Unit) – блоці виконання команд;

2. BIU (Bus Interfase Unit) – блоці сполучення з шинами, що дозволяє подати структурну схему МП у наступному вигляд (Мал. 1.1.)

До функцій блоку BIU входять вибірка коду команди та її операндів, запис результатів виконання команд, а блоку EU – виконання команди.

Ці блоки мають наступний функціональний склад і працюють таким чином:

1. Блок виконання команд EU складається з 16-и розрядного арифметично-логічного пристрою (АЛП), регістрів загального призначення (РЗП) і регістрів флагів (F), схеми керування СК1 .Він не має зв’язків із зовнішніми (системними) шинами, а коди команд поступають до нього з конвеєра команд (КК), що входить до складу блока BIU . Якщо в результаті дешифрації коду команди з’ясовується, що АЛП необхідно отримати один, або декілька операндів по зовнішнім (системним) шинам, то блок EU звертається до блоку BIU із запитом на отримання необхідних даних, або їх розміщення в пам‘яті.

Незважаючи на те, що всі адреси, з якими оперує блок EU є 16-й розрядні, блок BIU виконує необхідне перетворення адрес так, щоб EU мав можливість звертатися до всього адресного простору МПС, обсягом в 1Мб.

2. Блок сполучення з шинами BIU, що включає в себе блок сегментних регістрів (БСР), суматор адреси (СА), регістр покажчика команд (ІР – Instruction Pointer), буфер адреси/стану (БА/С), буфер адреси/даних (БА/Д), конвеєр команд (КК) та схему керування (СК2) і виконує усі необхідні пересилки даних і кодів для блоку ЕU. В той час, коли блок EU виконує поточну команду, блок BIU отримує код наступної команди з пам‘яті і зберігає її в конвеєрі команд КК, до якого може бути записано шість кодів команд. Це дозволяє блоку BIU видавати до EU команди, що в нього є, по потребі, без завантаження зовнішніх шин МП. Блок BIU організує отримання нового коду команди одразу, як тільки 2 байти з КК будуть передані до EU, а за один цикл запису коду команди до блоку BIU заноситься з ШД два байти команди.

3. Регістри загального призначення, (РЗП) складаються з 8-ми 16-и розрядних регістрів, із яких: АХ – акумулятор; ВХ- регістр бази; СХ- лічильних циклів; ДХ- регістр даних; SP-покажчик стеку; ВР- покажчик бази; SI- індекс джерела даних; DІ- індекс приймача даних. Перші чотири з них (т.т. АХ¸DХ ) використовуються для зберігання даних, як двох байтових, так і однобайтових, т.т. як AL, BL, CL, DL, або AH, BH, CH, та DH, а решта (т.т. SP¸DI) – для зберігання адресної інформації.

4. Блок сегментних регістрів (БСР) складаються з кодового (СS), стекового (SS) сегментів, сегменту даних (DS), додаткового сегменту (ES) і призначенні для збереження базових адрес пам‘яті. В даному МП є два типи адреси: фізична і логічна. Перша має 20 розрядів і визначає одну з 1Мб чарунок пам’яті з діапазоном значень від 00000 до FFFFF, а друга ж є 16-ти розрядною і застосовується у конкретній програмі для запису команд без попереднього значення місця у пам’яті, де ці команди будуть розміщенні. Фізична адреса складається з 2-х 16-ти розрядних складових частин: значення бази сегменту та значення зміщення в сегменті. При зверненні блоку BIU до пам’яті відповідна фізична адреса формується за наступним принципом: значення бази сегменту зсувається ліворуч на 4-и розряди, а до отриманого таким чином 20-и розрядного числа з 4-ма нулями в молодших розрядах додається значення зміщення в сегменті (мал.1.2.).

Мал. 1.2. Принцип формування фізичної адреси.

Таким чином, значення бази сегменту з чотирма нулями у молодших розрядах задає в пам’яті сегмент довжиною у 64Кбайт. При цьому кодовий сегмент СS використовується для завдання області розміщення кодів команд; стековий сегмент SS – для розміщення команд роботи зі стеком; сегмент даних DS – для розміщення команд роботи зі стеком; сегмент даних DS – для розміщення постійних або змінних даних в командах. Відповідне зміщення в кодовому сегменті CS для тієї чи іншої команди команди задається відповідним вмістом покажчика команд ІР, в стековій області – вмістом покажчика стеку SP, в області даних – вмістом відповідного індексного регістру SI або DI.

4. Характерною особливосттю МП ВМ 86 є можливість часткової реконфігурації апаратної частини для забезпечення роботи у двох режимах: мінімальному та максимальному.

В першому режимі МП формує усі сигнали керування системними пристроями в однопроцесорній системі, а в другому – сигнали керування формуються системним контролем (СК) на основі кодів, які поступають з МП для функціонування багатопроцесорної системи, коли в ній є додаткові, спеціалізовані процесори, так звані сопроцесори. В максимальному режимі у МП змінюються функції восьми виводів, а сигнали, які формуються при цьому наведені на структурній схемі МП у дужках.

6) Даний МП включає в себе 3-и групи регістрів:

1. РЗП (АХ¸DX), які використовуються для зберігання проміжних результатів;

2. група покажчиків та індексних регістрів (SP¸DI), які призначені для організації розміщення та вибору даних з обраного сегменту пам’яті, коли вміст цих регістрів визначає значення зміщення в сегменті при формуванні фізичної адреси;

3. блок базових або сегментних регістрів (CS¸ES) включає в себе регістри, що задають початкові (базові) адреси самих сегментів пам’яті.

Крім цього є ще два 16-ти розрядних регістра:

- IP(Instruction Pointer) -покажчик команд, (подібний до РС МП ВМ 80), який вміщує значення зміщення адреси в сегменті поточного коду CS;

- FR(Fead Register) - флаговий регістр, що вміщує в собі дев’ять флагових(Flay) розрядів, які відображають стан АЛП при виконанні ним розрядних команд і керування його роботою.

Формат флагового регістру має наступний вигляд (Мал. 1.3.), і включає в себе:

– молодший піврегістр (молодший байт) FL, що повністю відповідає флаговому регістру МП ВМ 80;

– старший піврегістр (старший байт) FH, який вміщує чотирі додаткові флаги, які відсутні в ВМ 80, а саме:

F(Flag Register)

D15

D14

D13

D12

D11

D10

D9

D8

D7

D6

D5

D4

D3

D2

D1

D0

OF

DF

IF

TF

SF

ZF

0

AF

0

PF

1

CF

FH

FL

Мал.1.3. Формат флагового регістра FR.

OF (Overflow Flag) - флаг переповнення, який свідчить про втрату старшого біта результату додавання або віднімання у зв‘язку з переповненням розрядної сітки при роботі зі знаковими числами.

DF (Direction flag) - флаг напрямку (або керування напрямком) в строкових операціях. При DF=1 індексні регістри, які приймають участь в строкових операціях, автоматично декрементуються на число байтів операнда, а при DF=0 - інкрементуються, чим забезпечується відповідний порядок обробки ланцюжків, а саме при DF=1- від більших адрес до менших, при DF=0 - навпаки.

IF (Interrupt-enable Flag) - флаг дозволу переривань.

TF(Trap Flag) - флаг трасування (флаг покрокового режиму). При TF=1 МП переходить до покрокового виконання команд.

7) В МП ВМ 86 для скорочення необхідного числа виводів молодші 16-ть адресних ліній (А15-А) мультиплексовані у часі з лініями даних і створюють єдину шину адреси / даних (ШАД). Чотири старші адресні лінії (А19-А16) подібним чином мультиплексовані з лініями стану S6¸S3. Надалі, з метою роздільного використання сигналів вказані шини демультиплексуються, т.т. розділяються за допомогою зовнішніх схем.

8). Призначення виводів МП залежать від його режиму роботи і вісім його виводів мають подвійне позначення. Наведені на структурній схемі МП сигнали мають таке призначення:

AD15¸AD0 (вх/вих) – мультиплексована двонаправлена шина адреси/даних, на якій у першому такті циклу шини (т.т. циклу звернення до пам’яті або ЗП) формується 16-ть розрядів адреси пам’яті (або повна адреса ЗП). Ця адреса повинна бути обов’язково зафіксованою і збереженою на протязі усього циклу для чого використовується зовнішній регістр, куди записується адресна інформація за допомогою строба адреси ALE.

У другій половині циклу шини по лініям AD15¸AD0 передаються дані або байти команди, які супроводжуються стробом DEN.

А19/S6¸A16/S3 (вих) – мультиплексовані вихідні лінії адреси / стану. У першому такті на ці лінії видаються старші чотири розряди адреси пам’яті (А19¸А16), а при адресації до ЗП – нулі . У решті тактів циклу шини МП видає на ці лінії сигнали стану S6¸S3. Коди на лініях S4, S3 визначають сегментний регістр, який приймає участь в формуванні фізичної адреси пам’яті. При зверненні до ЗП, коли сегментні регістри не приймають участі, S4=1, S3=0. Сигнал S5 відповідає флагу IF і коли IF=1 – переривання по входу NMI дозволяється, а при IF=0 – забороняються. Цей сигнал подібний виходу дозволу переривань INTE МП ВМ 80. Сигнал S6 не використовується і дорівнює нулю.

(вих) - дозвіл старшого байту формується в 1-му такті циклу шини одночасно з адресною інформацією. BHE=0 означає, що по старшій половині AD15¸AD8 ШАД передається 8-м бітів і використовується як додатковий, адресний строб для фіксації в зовнішньому регістрі адреси доступу до старшого банку пам’яті.

ALE(вих) – строб адреси, який видається на початку кожного циклу шини і використовується для запису адреси до регістра адреси, т.т. для демультиплексування ШАД.

DEN(DE) (вих) – строб даних, який свідчить про дозвіл передачі даних і видається у циклах читання і запису.

– використовується для розділу адресного простору пам’яті і вводу/ виводу, коли = 1 свідчить про звернення до пам’яті, а = 0 – до ЗП.

, визначає напрямок передачи по ШАД, коли DT/ = 1 свідчить про запис даних з МП до пам’яті або ЗП, а DT/ = 0 – читання даних з пам’яті або ЗП до МП. Даний сигнал призначений для керування формувачами шин і діє на протязі усього циклу шини. Він тотожній сигналам , але має більшу тривалість.

NMI (вх) – немасковане переривання, яке розпізнається МП по завершенню поточної команди незалежно від значення флагу дозволу переривань IF. Даний вхід призначений для сигналізації про деякі критичні ситуації, наприклад, аварійне відключення живлення.

INTR (вх) – запит переривань (маскований), аналізується МП в кінці виконання кожної команди і якщо переривання дозволені (IF=1), то цей запит фіксується у внутрішньому тригері. Звичайно, що на вихід INTR подається запит від ПКП, і якщо IF=0, то запит по входу INTR ігнорується.

INTA (вих) – підтвердження дозволу на переривання, формується у відповідь на прийнятий запит переривань INTR. На відміну від аналогічного сигналу INTA МП ВМ 80, в даному випадку при підтвердженні переривання видається два сигнали (або так звані цикли), із яких перший є підтверджуючим (інформаційним) про дозвіл переривання, а другий стробує зчитування вектора (покажчика адреси) переривань.

визначає режим роботи МП, коли логічний рівень 1 відповідає мінімальному, а 0 – максимальному режимам, коли при останньому змінюються значення восьми керуючих сигналів.

використовується разом з командою WAIT, виконуючи яку МП перевіряє рівень сигналу . Якщо = 0, то МП переходить до виконання наступної по порядку команди, а якщо = 1, то МП видає холості такти Т1 і періодично з інтервалом в 5T перевіряється значення сигналу .

RESET (вх) – (скидання) переводить МП в початковий стан, коли скидаються усі сегментні регістри (крім CS, усі розряди якого встановлюють в 1), покажчик команд IP, всі флаги, регістри черги команд в конвеєрі команд (КК), всі внутрішні тригери в схемі керування (СК1). Стан РЗП не змінюється і робиться це тільки програмним шляхом. Всі виводи МП, які мають три стани переходять у третій (високо-імпедансний) стан, а ті що мають тільки два стани – до пасивного (неактивного).

В максимальному режимі, в результаті зміни функцій восьми керуючих сигналів, діють такі сигнали:

1). , які подаються до контролера шини і інформують його про тип виконуємого МП циклу шину. Значення цих сигналів і їм відповідний тип циклу шини подані в табл.1.1. Таблиця 1.1

			Тип циклу шини
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	Підтвердження переривання. Читання ЗП. Запис до ЗП. Зупинка. Вибірка команди. Читання пам¢яті. Запис до пам¢яті. Циклу шини не має.

Сигнал S2 подібен сигналу М/ , а S1 – сигналу DT/ .

2). QS1¸QS0 (вих) (стан черги) характеризує стан внутрішньої шести байтової черги команд МП згідно з табл.1.2. Таблиця 1.2.

QS1	QS2	Операції над чергою в КК
0 0 1 1	0 1 0 1	Операцій немає. В останньому такті не було вибірки з черги. З конвеєру вибраний перший байт команди. Черга пуста. КК очищений командою передачі керування. З черги вибраний наступний байт команди.

3). . Дві одинакові двонаправлені лінії, які використовуються для передачі імпульсних сигналів запиту / дозволу доступу до локальної шини при роботі сопроцесорів. Ці лінії незалежні одна від одної, однак має більш високий пріоритет ніж при одночасній появі запитів. Ці лінії подібні парі ліній HOLD та HLDA, які застосовуються у мінімальному режимі.

4). , який інформує усі пристрої МПС, що доступ до системної шини заблокований на час виконання команди по однобайтовому префіксу LOCK.