4. Двоично-десятичные счетчики

Двоично-десятичные (декадные) счетчики ведут счет в десятичной системе счисления. Каждая десятичная цифра от 0 до 9 кодируется четырехразрядным двоичным кодом, так называемой тетрадой. Эти устройства являются разновидностью счетчиков по модулю n. В своем составе они, как правило, имеют четыре триггера. Простейший двоично-десятичный счетчик представлен на рис. 11.

Рис. 11 Декадный счетчик

Логический элемент 2И выявляет первый запрещенный набор 1010, который соответствует десятичному числу 10, и производит сброс триггеров.

Такой счетчик хорошо работает при невысокой частоте входных им­пульсов.

Недостатком счетчика является кратковре­менное присутствие двоичного сигнала, соответствующего десятичной цифре 10, т.к. счетчик считает до 10 включительно, а затем уда­ляет это состояние. Устранение этого недостатка осуществляется аналогично техническому решению в схеме рис. 10.

С помощью нескольких декадных счетчиков можно производить подсчет количества единиц, десятков, сотен импульсов и т.д., присвоив каждому из счетчиков соответствующий вес. Данные счетчики бывают суммирующими, вычитающими и реверсивными.

5. Реверсивные двоичные счетчики

В двоичном счетчике направление счета меняется переключением выходных сигналов управления триггеров: Q и инверсия Q. Для переключения используются мультиплексоры MUX(2-1).

На рисунке 12 представлен трехразрядный реверсивный счетчик. Если на управляющий вход U подан сигнал логической единицы, то счет­чик работает как суммирующий, если ноль, то, как вычитающий.

Рис. 12 Трехразрядный реверсивный двоичный счетчик

6. Синхронные счетчики

Счетчик называется синхронным, если все его триггеры переклю­чаются одновременно общим сигналом синхронизации. Это возможно, когда условия для переключения нужных триггеров создаются до появления сигнала синхронизации.

Из временных диаграмм двоичного суммирующего счетчика (рис. 2) следует, что любой триггер переключается, если во всех триггерах младших по отношению к нему разрядов записаны единицы. Триггер самого младшего разряда переключается каждым задним фронтом входного импульса.

Эти условия подготавливают переключение триггеров и реализуются с помощью параллельных переносов:

Функциональная схема синхронного счетчика представлена на рис. 13.

Рис. 13 Функциональная схема синхронного суммирующего счетчика

При построении этой схемы выполнялись следующие правила:

- импульсы, которые требуется сосчитать, подаются на вход первого триггера;

- каждый следующий триггер получает входной сигнал в виде результата логического умножения сигналов с выходов всех предыдущих триггеров.

Следует отметить, что для создания T-триггеров обычно используются другие типы триггеров, у которых кроме информационного входа имеется отдельный тактовый вход.

Поэтому потребность в элементе логического умножения на входе триггера D2 отпадает и в соответствующих входах у других элементов умножения тоже.

Кроме того, упрощаются функции переноса. Для суммирующих синхронных счетчиков функция переноса:

Для вычитающих счетчиков функция переноса:

Для реверсивных счетчиков функция переноса:

где: i = 0…n; n+1 – количество разрядов счетчика.

В синхронных суммирующих счетчиках со сквозным переносом для организации переноса в разряд i+1 используется перенос в i разряд:

Это требует меньшего числа входов логических элементов для организации цепей переноса. Недостаток – быстродействие ниже, чем у счетчиков с параллельным переносом.

Для вычитающих счетчиков функция переноса:

Структура синхронных счетчиков одинакова, переключаются ли триггеры передним или задним фронтом импульса. В зависимости от переключающего фронта смещаются временные диаграммы, т.к. изменяется момент времени переключения.

Применение счетчиков: делители частоты; генераторы случайных чисел; устройства памяти; управление работой микропроцессоров (обращение к памяти и т.д.).

Пример.

Счетчики и регистры используются для организации передачи информации по линиям связи в последовательном коде.

Поскольку передача осуществляется непрерывно, то требуется обозначить начало передачи и, соответственно, приема некоторого сообщения (слова), а так же окончания этого процесса. После того начинается трансляция очередной порции информации.

Выходной двоичный код считывается с выхода регистра сдвига бит за битом с частотой тактового сигнала. Этот процесс называется тактовой синхронизацией (C). Сигналы начала и окончания передачи слова образуют кадровую синхронизацию (S).

Импульсы C и S связаны между собой и получаются с помощью счетчика. На рисунке 14 приведена временная диаграмма передачи двоичного восьмиразрядного слова: 11001001.

Рис. 14 Временная диаграмма передачи

восьмиразрядного последовательного двоичного кода

Передача кода начинается в момент времени t₁.

На временном интервале t₁ – t₂ с выхода регистра передающего устройства в линию связи поступает старший разряд кода.

Он считывается по переднему фронту тактового сигнала принимающего устройства.

Далее процесс повторяется для остальных разрядов кода. Окончание передачи обозначается сигналом S.

Скорость приема и передачи кода одинакова, сигналы управления жестко связаны межу собой, т.к. формируются с помощью общего генератора сигналов и счетчиков.

Если в данном примере использовать реверсивный регистр, то передачу информации можно осуществлять в обоих направлениях.