1.3. Организация устройств микроЭвм
В соответствии со структурой микроЭВМ (см. рис. 1.2) в ее состав входят процессор, память и интерфейс.
1.3.1. Организация процессора
Процессор микроЭВМ состоит из операционного блока (ОБ) и управляющего блока (УБ).
Операционный блок
ОБ предназначен для выполнения арифметических и логических операций, задаваемых командами. Типовая структура ОБ приведена на рис. 1.3.
Основным узлом ОБ является арифметико-логический узел (АЛУ). АЛУ представляет собой комбинационную схему, обеспечивающую выполнение арифметических и логических операций над операндами. Он имеет два входа: первого (D1) и второго (D2) операндов и два выхода: результата (R) и флагов (F). Характерной особенностью ОБ является замыкание выхода АЛУ с его входом через накапливающий регистр аккумулятор АС. В аккумуляторе до выполнения операции находится операнд, а после ее выполнения результат. Второй операнд при реализации двухместных операций располагается в регистре RG, который называется регистром временного хранения операнда.
Рис. 1.3. Типовая структура операционного блока процессора
Одновременно с результатом АЛУ формирует его признаки, сохраняемые в регистре флагов RGF. Для характеристики результата чаще всего используются следующие флаги:
флаг нулевого результата Z
Z = 0, если результат не равен нулю;
Z = 1, если результат равен нулю;
флаг знака результата S
S = 0, если результат положительный или равен нулю;
S = 1, если результат отрицательный;
флаг переноса C
C = 0, при отсутствии переноса из старшего разряда АЛУ;
C = 1, при наличии переноса;
флаг паритета (четности) P
P = 0, если количество единиц в результате нечетно;
P = 1, если количество единиц четно.
Из регистра RGF флаги поступают в УБ процессора для организации ветвлений вычислительного процесса.
Управление работой всех элементов ОБ осуществляется с помощью дешифратора DC, декодирующего коды управления выполнением операций (КУВОП), поступающие из УБ.
В качестве примера рассмотрим работу ОБ при выполнении операции над операндом из памяти и содержимым аккумулятора. В тот момент, когда на ШД находится операнд, извлеченный из памяти, УБ формирует такой КУВОП, что на выходе DC появляется сигнал, поступающий на вход записи C регистра RG. В результате операнд записывается в этот регистр. Затем УБ формирует КУВОП, соответствующий выполняемой операции. При этом активируется выход дешифратора DC, сигнал с которого настраивает АЛУ на выполнение заданной операции. Результаты операций на выходах АЛУ R и F формируются асинхронно, т. е. через интервал времени, определяемый скоростью переключения его элементов. Однако в регистры АС и RGF сформированные коды записываются в строго определенные моменты времени, т. е. синхронно. Это происходит тогда, когда УБ выставляет такой КУВОП, при котором активируются сигналы на входах записи этих регистров, что и обеспечивает запоминание результата и флагов.
Для любой операции, выполняемой ОБ, можно разработать подобную последовательность элементарных действий. УБ реализует эту последовательность путем генерирования в зависимости от кода операции команды соответствующих управляющих кодов.