21.Получение информации о проекте в трехмерном изображении

Получение информации о проекте в трехмерном изображении осуществляется командой основного меню File >> Export >> IDF... . Высота и габариты элементов берутся из свойств их контура Placement Outline. Для элементов, имеющих разновысокие части допускается вводить несколько контуров Placement Outline с соответствующими высотами.

В результате выполнения команды в папке <Проект> … \ PCB \ Output формируются два файла – информация о плате (с расширением .emn) и информация о библиотеке входящих элементов (с расширением .emp). Имена файлов и уточняющие параметры назначаются в диалоговом окне команды. Файлы предназначены для работы с такими машиностроительными САПР-ами как ProEngenering, Circuit Works из Solid Works, AutoDesk Inventor и др.

По результатам объемного моделирования возможно внесение корректив (например, сдвиг одного из элементов платы). В этом случае измененная информация о плате (файл .emn) формируется средствами машиностроительного САПР-а, импортируется в рабочий проект командой File >> Import >> IDF... и автоматически отрабатывается редактором Expedition PCB.

4. Обзор основных возможностей редактора Expedition pcb по трассировке критических (в т.Ч. Высокочастотных) цепей

Схемотехнический редактор DxDesigner и топологический редактор Expedition PCB системно интегрированы с программами анализа и моделирования HyperLynx, ICX и Quiet Expert, входящими в состав маршрута Expedition Enterprise и предназначенными для проверки целостности цепей, расчета временных характеристик и анализа электромагнитной совместимости. Их использование позволяет контролировать поведение критических сигналов (на этапе создания электрической схемы – для выработки рекомендаций по согласованию линии, по результатам трассировки - для возможной корректировки с учетом реального прохождения трассы и влияния на нее соседних проводников). Предусмотрена возможность работы с логической цепью. Логическая цепь представляет полный путь от источника сигнала до приемника и включает в себя все последовательные физические цепи и встроенные элементы согласования (резисторы, индуктивности и т.п.). Моделирование требует подключения к библиотечным элементам поведенческих SPICE- и IBIS-моделей.

Кроме того, в редакторе CES имеются встроенные возможности для прямого задания отдельных параметров критических цепей. Перечень основных из них приводится ниже :

1. Задание структуры платы (Layer Stackup):

• количество и расположение сигнальных и экранных слоев;

• толщины и электрические характеристики металлизации (объемное сопротивление);

• толщины и электрические характеристики диэлектриков (диэлектрическая проницаемость, тангенс угла потерь);

• расчет волнового сопротивления цепи или дифференциальной пары в зависимости от параметров проводника (ширины, зазоров) и наоборот, расчет параметров проводника или дифференциальной пары для заданного волнового сопротивления. При этом учитывается положение проводника в объеме платы (полосковая линия для внутренних слоев между экранами, микрополосковая - для внешних слоев).

2. Выделение критических цепей в отдельные классы (Net Classes).

3. Расчет ширины проводников в зависимости от волнового сопротивления и назначение ее для цепей (классов цепей).

4. Расчет и назначение зазоров между цепями, между классами цепей, а также внутри классов цепей.

5. Назначение максимального количества переходных отверстий цепи (Max Vias) при ее трассировке.

6. Назначение длины максимального ветвления цепи (Max Stab Length).

7. Назначение номиналов для цепей питания (Supply Voltage).

Цепи питания не рассматриваются как цепи-агрессоры при подсчете допустимых наводок (см. п.13).

Данные номиналов питания используются в программах моделирования.

8. Возможность назначения порядка трассирования выводов цепи (Net Order).

П редлагается набор готовых шаблонов (“цепочка”, “звезда”, Т-образный и т.д. или определяемый пользователем).

Шаблон можно настраивать для всей цепи или для ее частей. Допускается ветвление цепи.

Допускается назначать разрешенные для трассировки слои.

9. Задание максимальной (Max Length) и минимальной длины цепи.

Д лина задается (один из вариантов): - в мм/дюймах; - в виде задержки сигнала (наносек.); - в процентах от кратчайшего расстояния между выводами (pins).

Т рассировщик при необходимости зигзагообразно удлиняет проводник (Tuning).

Для повышения точности согласования имеется параметр, определяющий внутреннюю длину от вывода корпуса до кристалла (по данным изготовителя микросхемы).

10. Задание одинаковой (согласованной) длины/задержки сигнала для группы цепей в пределах указанного допуска (Matched Length).

Трассировщик, ориентируясь на наиболее длинную трассу группы, зигзагообразно увеличивает длины остальных (Tuning).

Допускается указывать максимальную и минимальную длину для каждой группы цепей.

11. Задание для отдельной цепи допустимых длин/задержек сигнала между выводами (Delay Formulas).

Д опустимые длины/задержки сигнала между выводами задаются в явном (числовом) виде или относительном (с помощью формул).

12. Задание дифференциальных пар (Diff Pairs).

Д ифференциальная пара может формироваться на одном слое или в смежных слоях (друг под другом).

Допускается указывать максимальную и минимальную длину дифференциальной пары (как в п.9) и задавать одинаковую (согласованную) длину для группы дифференциальных пар (как в п.10).

13. Ограничение допустимых наводок.

Задается величиной максимальной перекрестной помехи (Max Crosstalk) или допустимой параллельной длиной соседних проводников (Parallelism). Одновременное назначение обоих требований не допускается.

M ax Crosstalk (V или mV) зависит от длины соседних проводников, их зазоров с критичной цепью и технологии примененных элементов (Tech) (например, TTL, CMOS и т.п.).

Tech выбирается из перечня прилагаемых типовых технологий или задается в виде новой технологии двумя параметрами: длиной переднего фронта цепи-агрессора (Rise Time, наносек.) и перепадом напряжения цепи-агрессора (Voltage Swing, V). В случае нескольких приложенных источников выбирается меньший Rise Time и больший Voltage Swing.

Превышение заданной величины Max Crosstalk не является ограничением трассировки, но отслеживается средствами проверки в процессе (OnLine) и по окончании (DRC) разводки. Нарушения устраняются в интерактивном режиме увеличением зазоров или уменьшением длины соседних трасс.

P arallelism определяется правилами в виде таблицы, включающей допустимую параллельную длину соседних проводников в зависимости от зазоров между ними. Правила задаются как в пределах одного слоя, так и для смежных слоев.

14. Задание дополнительных конструктивных требований.

Экранирование цепей или групп цепей в пределах слоя или между смежными слоями.

Скругление дугами с заданным радиусом острых и прямых углов оттрассированных проводников (Modify Corners).

Формирование каплевидного подхода проводников к контактным площадкам для уменьшения отражения сигналов (Teardrops).