- •Общая организация микропроцессорных систем.
- •Адресация операндов при выполнении программ.
- •Структурная схема микроЭвм
- •Структурная схема процессора.
- •Регистр стека
- •Команды процессора.
- •3.Команды обращения к подпрограммам.
- •5.Команды ввода/вывода. Эта группа команд весьма разнообразна и очень существенно зависит от архитектуры конкретной эвм. В учебных целях рассматривается команда вывода output и команда ввода input.
- •Способы адресации
- •Структура команд.
- •Виды адресаций pdp-11
- •Архитектура микропроцессоров intel.
- •Общие сведения о микропроцессоре Intel (16-разрядный)
- •Сегменты и смещения.
- •Регистры сегментов
- •Регистры указателей индексов
- •Указатель команд
- •Режим адресации
- •Регистровая и непосредственная адресация
- •Режимы адресации памяти
- •Прямая адресация
- •Косвенная регистровая адресация
- •Адресация по базе
- •Прямая адресация с индексированием
- •Смещение dispH/dispL
- •Шинная организация эвм
- •Эволюция шинной организации микропроцессорных систем.
- •3) Применение конвертеров системной шины
- •Применение кэш-памяти.
- •Передача информации по шинам микро эвм
- •Стробирование сигналов на шинах данных.
- •Передача данных по шине по методу «запрос-ответ»
- •Способ передачи данных с внешней синхронизацией.
- •Организация ввода/вывода микропроцессорных систем.
- •Адресация внешнего устройства.
- •Классификация методов ввода/вывода.
- •Системный интерфейс микропроцессора Intel
- •Локальный интерфейс Intel 80-386
- •Модель функционирования локального интерфейса микропроцессора Intel 80386
- •Подсистема прерываний
- •Использование контроллеров прерывания для повышения быстродействия микропроцессорной системы.
- •Программирование контроллеров прерывания.
- •Организация памяти микропроцессора.
- •Канал прямого доступа к памяти
- •Виды запоминающих устройств.
- •Распределение адресного пространства.
- •Диспетчер памяти
- •Озу статического типа (sram)
- •Озу динамического типа (dram).
- •Регенерация по таймеру.
- •«Прозрачная» регенерация.
- •1 Мультиплексор позволяет пропускать на выход либо разряды адреса, либо состояние счетчика регенерации.
- •Организация кэш-памяти.
- •Системы адресации кэш-памяти.
Регистры сегментов
В микропроцессоре Intel программы и данные хранятся в разных областях памяти, эти области или сегменты имеют объём до 64Кб.Процессор может иметь дело одновременно с 4-мя сегментами, поэтому начальные адреса сегментов хранятся в четырёхсегментных регистрах.
CS(регистр сегмента команд)- указывает на тот сегмент который содержит текущую исполняемую программу, чтобы вычислить адрес следующей команды процессор умножает содержимое регистра CS на 16,т.е сдвигает влево на 4 разряда и добавляет содержимое IP- указателя команд. SS(регистр сегмента стека)- указывает на текущий сегмент стека, стек представляет собой область памяти, которая используется для временного хранения адресов и данных, обычно стек используется для хранения адресов возврата из подпрограммы, а так же для восстановления контекстов программ.
ДS(регистр сегмента данных)-указывает на текущий сегмент данных, этот сегмент содержит данные или переменные, которые используются в текущей программе.
ES(регистр дополнительного сегмента)- указывает на текущий дополнительный сегмент, который исп-ся при выполнении операции над строками.
Регистры указателей индексов
Т.к адресация в микропроцессоре сделана таким образом, что сначала находим сегмент по содержимому регистра сегмента, а потом с помощью смещения находим непосредственно с данными. При работе с сегментами данных микропроцессор извлекает начало сегмента из регистра ДS, а смещение внутри этого сегмента из регистра ВS и индексного регистра SI или ДI.При доступе к сегменту стека, начало извлекается из SS, а смещение внутри этого регистра извлекается из SP или BP. При работе с сегментом команд, начало извлекается из регистра CS, а смещение до искомой команды извлекается из регистра указателя IP.
Указатель команд
Классический процессор работает так: последовательно извлекает из памяти команду, выполняет её и далее извлекает следующую. Эта сугубо последовательная цепочка действий приводит к естественным простоям вычислительной мощности процессора, т.к он ждет извлечение следующей команды. В микропроцессоре Intel сделан существенный шаг аппаратным образом для уменьшения этих естественных простоев. Процедура извлечения команды из памяти и выполнение извлеченной команды выполняется отдельными функциональными схемами в микропроцессоре. Внутри процессора есть блок который называется интерфейс шины – BIU. Этот блок извлекает команду из памяти и передает для выполнения другой компоненте процессора, которая наз-ся операционный блок EU. Эти две компоненты работают независимо и интерфейсный блок извлекает следующую команду, пока операционный выполняет текущую.В этом микропроцессоре сделан существенный шаг в сторону конвейерной обработки команд, что повысило производительность процессора. Операционному блоку приходится ждать извлечения следующей команды из памяти только тогда, когда прерывается естественная последовательность команд одна за другой, т.е когда управление передается не следующей команде, а некоторой другой. Т.к данный микропроцессор работает в конвейерном режиме, то регистр IP содержит следующий исполняемый адрес, а не следующий извлекаемый адрес, на который указывает обычный счетчик команд.