- •Общая организация микропроцессорных систем.
- •Адресация операндов при выполнении программ.
- •Структурная схема микроЭвм
- •Структурная схема процессора.
- •Регистр стека
- •Команды процессора.
- •3.Команды обращения к подпрограммам.
- •5.Команды ввода/вывода. Эта группа команд весьма разнообразна и очень существенно зависит от архитектуры конкретной эвм. В учебных целях рассматривается команда вывода output и команда ввода input.
- •Способы адресации
- •Структура команд.
- •Виды адресаций pdp-11
- •Архитектура микропроцессоров intel.
- •Общие сведения о микропроцессоре Intel (16-разрядный)
- •Сегменты и смещения.
- •Регистры сегментов
- •Регистры указателей индексов
- •Указатель команд
- •Режим адресации
- •Регистровая и непосредственная адресация
- •Режимы адресации памяти
- •Прямая адресация
- •Косвенная регистровая адресация
- •Адресация по базе
- •Прямая адресация с индексированием
- •Смещение dispH/dispL
- •Шинная организация эвм
- •Эволюция шинной организации микропроцессорных систем.
- •3) Применение конвертеров системной шины
- •Применение кэш-памяти.
- •Передача информации по шинам микро эвм
- •Стробирование сигналов на шинах данных.
- •Передача данных по шине по методу «запрос-ответ»
- •Способ передачи данных с внешней синхронизацией.
- •Организация ввода/вывода микропроцессорных систем.
- •Адресация внешнего устройства.
- •Классификация методов ввода/вывода.
- •Системный интерфейс микропроцессора Intel
- •Локальный интерфейс Intel 80-386
- •Модель функционирования локального интерфейса микропроцессора Intel 80386
- •Подсистема прерываний
- •Использование контроллеров прерывания для повышения быстродействия микропроцессорной системы.
- •Программирование контроллеров прерывания.
- •Организация памяти микропроцессора.
- •Канал прямого доступа к памяти
- •Виды запоминающих устройств.
- •Распределение адресного пространства.
- •Диспетчер памяти
- •Озу статического типа (sram)
- •Озу динамического типа (dram).
- •Регенерация по таймеру.
- •«Прозрачная» регенерация.
- •1 Мультиплексор позволяет пропускать на выход либо разряды адреса, либо состояние счетчика регенерации.
- •Организация кэш-памяти.
- •Системы адресации кэш-памяти.
Регенерация по таймеру.
Для выполнения такой регенерации в микропроцессорную систему включается специальный таймер. Он запускается каждый раз, когда необходимо осуществить процесс регенерации. Характерное время, через которое таймер запускает процесс регенерации, составляет 2мсек. Вместе с таймером в процессе регенерации участвует специальная схема, которая управляет процессом регенерации. Основными узлами этой схемы являются счетчик адреса, триггер регенерации и мультиплексор адреса.
Счетчик адреса перебирает адреса, которые должны регенерироваться. Как правило, этот счетчик перебирает адреса строк в матрице памяти.
Триггер регенерации устанавливается в «1» и показывает всем остальным устройствам на системной шине, что процессор занят регенерацией.
Мультиплексор адреса позволяет адресовать всё используемое поле памяти при ограниченном наборе шин адреса, т.е. мультиплексор перебирает необходимый в данный момент банк памяти.
Недостатки: существующие потери процессорного времени для выполнения процедуры регенерации, т.к. триггер блокирует шину и процессор работает только с памятью. Увеличением объёма памяти приводит к тому, что общие затраты на регенерацию по времени также возрастают, а это в свою очередь ведет к снижению производительности систем.
Достоинства: простота аппаратной реализации блока регенерации; этот метод применяют в тех случаях, когда нет жестких требований к производительности ЭВМ.
«Прозрачная» регенерация.
В этом случае для регенерации ячеек динамической памяти выбираются те моменты времени, когда процессор не занимает системную шину. Таким образом, данный способ не снижает производительности микропроцессорной системы.
Очевидно, что в свободный промежуток времени на шине нельзя успеть регенерировать весь объем памяти. Поэтому регенерируется только тот участок памяти, регенерация которого уместилась в промежуток времени, пока шина была свободна. При этом схема управления регенерацией должна позволять чередовать регенерацию ячеек с нормальными процессорными циклами на шине при естественном обращении к памяти. Тем не менее, главное требование к процессу регенерации должно быть обязательно выполнено, т.е. всё поле динамической памяти должно быть регенерировано не более чем за 2мсек.
В большинстве современных микропроцессоров существуют специальные сигналы, которые индуцируют (показывают) занятость шины. При наличии этих сигналов схема регенерации управляет триггером регенерации. В некоторых микропроцессорных комплектах существуют на сегодня специальные микросхемы, которые обеспечивают регенерацию используемой в микроЭВМ динамической памяти.
Регенерация путем размещения данных.
Этот способ применяется, когда процессор регулярно обращается к ячейкам памяти, таким образом, регенерация происходит естественно. Такой способ удобно применять, например, в микропроцессорных системах устройств управления системами отображения. В этом случае данные, которые должны быть отображены на экране располагают в памяти т.о. чтобы при их считывании происходила адресация всех строк матрицы памяти и тогда регенерация произойдет естественным образом.
Контроллер динамической памяти.
Такой контроллер позволяет аппаратным образом производить мультиплексирование адреса системной шины. Он вырабатывает управляющие сигналы для выбора блока памяти и одновременно выполняет регенерацию по таймеру или «прозрачную» регенерацию.
Структурная схема контроллера включает в себя 3 буфера: 1,2 – к адресным линиям, 3 – к линиям управляющей системной шины.
Применение этих буферных устройств позволяет контроллеру получать сигналы системной шины, не перегружая системную шину по потребляемому току. Также в состав устройства входит счетчик адреса регенерации и 2 мультиплексора MUX1 и 2.