6.5 Канонический синтез логического преобразователя

Суть канонического синтеза логического преобразователя состоит в составлении логических уравнений в виде дизъюнктивных нормальных форм (ДНФ) для выходных сигналов и функций возбуждения триггеров на основании данных, представленных в расширенных структурных таблицах переходов и выходов (таблицы 6.6, 6.7).

Составление логических уравнений для функций возбуждения блока памяти F(а_m,а_s) сводится к составлению совокупности логических уравнений для каждой отдельной функции возбуждения элементов памяти (f₁ … f_r). Логические уравнения записываются как дизъюнкция конъюнкций структурного кода исходного состояния автомата K( a_m) и комбинации входных сигналов X (а_m,а_s) по тем строкам таблиц 6.6, 6.7, в которых в соответствующем столбце f_i присутствует значение, равное 1.

Для автомата типа Мили, представленного расширенной структурной таблицей 6.6, логические уравнения для функций возбуждения элементов памяти будут иметь следующий вид:

f₁ = d₃ *d₂ *d₁ * 1 + d₃ *d₂ *d₁ * x₂ + ….., (6.9)

f₂ = d₃ *d₂ *d₁ * x₁ + d₃ *d₂ *d₁ * x₂ + d₃ *d₂ *d₁ * x₃ * x₄ + ….., 6.10)

f₃ = d₃ *d₂ *d₁ * x₁ + d₃ *d₂ *d₁ * x₁ + ….. (6.11)

В уравнениях (6.9 - 6.11) знаки конъюнкции могут не записываться, так же как и 1-ое значение условия перехода.

Для автомата типа Мура логические уравнения для функций возбуждения элементов памяти составляются также как и для автомата типа Мили, но с использованием соответствующей расширенной структурной таблицы переходов и выходов (в данном случае таблицы 6.7).

Составление логических уравнений для выходных сигналов (т.е. функций выходов) производится отдельно для каждого выходного сигнала y_i.

Д

71

ля автомата типа Мили функции выходов (y_i) формируется так же, как для функций возбуждения элементов памяти. Для этого используется графа Y(а_m,а_s) соответствующей структурной таблицы. Функции выходов для автомата типа Мили представляют собой дизъюнкции конъюнкций структурного кода исходного состояния автомата K( a_m) и комбинации входных сигналов X (а_m,а_s) по тем строкам таблицы 6.6, в которых присутствует выходной сигнал y_i. Логические уравнения составляются для всех выходных сигналов.

Для автомата типа Мура логические уравнения функций выходов (y_i) формируется на основе графы a_m, Y (а_m) соответствующей структурной таблицы (в данном случае таблицы 6.7). Функции выходов для автомата типа Мура представляют собой дизъюнкции только конъюнкций структурного кода исходного состояния автомата K( a_m) по тем строкам структурной таблицы, в которых присутствует выходной сигнал y_i. Логические уравнения для функций выходов автомата типа Мура не содержат символов входных переменных. Логические уравнения составляются для всех выходных сигналов.

6.6 Минимизация логических функций возбуждения и выходов

Минимизация в широком смысле слова — такое преобразование логических выражений, которое упрощает их в смысле некоторого критерия. Целью минимизации одиночных логических функций является сокращение ранга и числа элементарных конъюнкций, входящих в исходную ДНФ логической функции. В результате минимизации по таким критериям могут быть получены кратчайшие и/или минимальные тупиковые дизъюнктивные нормальные формы, обеспечивающие минимальную структурную сложность при реализации логической функции в элементных базисах И, ИЛИ, НЕ; И-НЕ; ИЛИ-НЕ и прочее.

Минимизация одиночных логических функций может быть осуществлена методом Квайна, методом Квайна – Мак-Класски, методами Закревского, а также с помощью карт Карно и т.п.

При минимизации системы логических функций, зависящих от одних и тех же логических аргументов, используют методы функциональной декомпозиции системы логических функций. Суть такой минимизации заключается в представлении исходной системы логических функций в виде тождественной системы из функционально связанных логических функций, каждая из которых зависит от меньшего числа аргументов и одновременно является сложным аргументом для последующей логической функции. Такие методы минимизации очень сложны для ручной реализации и не всегда возможны.

П

72

ри реализации системы логических функций на программируемой логической матрице наиболее эффективен метод группой минимизации, который легко реализуется и гарантирует минимизацию площади ПЛМ, занимаемой на кристалле интегральной схемы. Простейший метод групповой минимизации состоит в следующем: в системе логических уравнений для функций возбуждения и функций выходов отыскиваются группы одинаковых элементарных конъюнкций. Для каждой группы одинаковых элементарных конъюнкций вводится фиктивная переменная с каким – либо индексом (например,Z₁, … Z_s). Далее все исходные логические уравнения переписываются в терминах фиктивных переменных. Затем на ПЛМ реализуют элементарные конъюнкции, соответствующие каждой фиктивной переменной и их дизъюнкции в соответствии с уравнениями, содержащими фиктивные переменные. Данный метод групповой минимизации существенно уменьшает число промежуточных шин в ПЛМ и, таким образом, потребную площадь кристалла ПЛМ. Следует отметить, что для автомата типа Мили данный метод групповой минимизации более эффективен, чем для автомата типа Мура.

5. Разработка схемы электрической функциональной синтезируемого управляющего автомата

В соответствии с рис.1.2 схема электрическая функциональная синтезируемого УА состоит из объединенных схем функциональных блока памяти (см. рис. 6.8) и логического преобразователя, реализованного на двухуровневой программируемой логической матрице.

Создание двухуровневых программируемых пользователем логических матриц (ППЛМ) было ответом производителей цифровых интегральных микросхем на сложившуюся в конце 60-х годов прошлого века парадоксальную ситуацию: разновидностей логических микросхем требовалось все больше и больше, а объемы производства каждой разновидности постоянно снижались. В такой ситуации был найден, возможно, единственно правильный выход, который заключался в разработке и массовом выпуске достаточно универсальных интегральных микросхем, которые могли использоваться и в единичных экземплярах, но миллионами индивидуальных пользователей. Именно таким образом обеспечивался компромисс между большими затратами на организацию массового производства некоторого типа интегральных микросхем и быструю окупаемость этих затрат.

Т

73

74

акими интегральными микросхемами и стали, так называемые ныне, двухуровневые программируемые пользователем логические матрицы. Эти интегральные микросхемы позволяют (при наличии у пользователя специальных программаторов) оперативно реализовывать достаточно сложные многовыходные логические преобразователи (ЛП), закон функционирования которых изначально представляется в естественной для человека форме. Строгое математическое выражение этой естественной формы в научно-технической литературе принято называть совершенной дизъюнктивной нормальной формой (СДНФ) или ее минимизированным эквивалентом – дизъюнктивной нормальной формой (ДНФ). Универсализм двухуровневых ППЛМ обеспечивается введением на этапе их серийного производства значительной структурной избыточности как электронных элементов ППЛМ, так и электрических связей между этими элементами. При этом в архитектуру ППЛМ вводятся дополнительные электронные узлы, обеспечивающие по командам извне разрушение в определенных местах ненужных электрических связей между избыточными элементами, образующими собственно ППЛМ. Схема электрическая функциональная незапрограммированной ППЛМ показана на рис. 7.1.

Как видно из рис.7.1 ППЛМ состоит из блока инверторов (DD₁...DD_S) входных логических переменных (X₁...X_S) и двух матриц. Матрица И реализует на шинах Z₁...Z_q элементарные конъюнкции с любым набором прямых и инверсных значений логических переменных X₁...X_S, а матрица ИЛИ реализует элементарные дизъюнкции с элементарными конъюнкциями, сформированными на шинах Z₁...Z_q. Результат операций дизъюнкции формируется на выходных шинах Y₁...Y_t. Матрицы И и ИЛИ представляют собой систему ортогональных проводников, в узлах пересечения которых располагаются полупроводниковые элементы, реализующие с резисторами нагрузки операции И и ИЛИ. Операцию И реализуют при помощи диодов, а операцию ИЛИ – при помощи триодов.

Электрическое подключение диодов и триодов к соответствующим ортогональным проводникам осуществляется через специальные перемычки P_i (P_j), некоторые из которых при программировании ППЛМ удаляются (пережигаются) в соответствующих узлах. На рис. 7.2 показано подключение диодов в узлах матрицы И, а на рис. 7.3 – подключение триодов в узлах матрицы ИЛИ.

Логические уравнения для выходных сигналовY₁...Y_t , формируемых незапрограммированными ППЛМ, имеют один и тот же вид в СДНФ:

(7.1)

Рис. 7.1 Схема электрическая функциональная незапрограммированной ППЛМ (без дополнительных электронных узлов)

75

76

г

Рис. 7.2 Подключение диодов в узлах матрицы И

Рис. 7.3 Подключение триодов в узлах матрицы ИЛИ

деr =;

- операция логического сложения (дизъюнкции);

- операция логического умножения (конъюнкции).

Схема электрическая функциональная запрограммированной ППЛМ изображается примерно так же, как представлено на рис. 7.1. Отличие состоит в том, что метки ( ) на схеме проставляют только в тех узлах матрицы ППЛМ, в которых должны быть подключены диоды и транзисторы, обеспечивающие реализацию системы минимизированных логических уравнений для функций возбуждения и выходов синтезированного синхронного управляющего автомата.

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ…………………………………………………………….3

1 цели и особенности курсового проектирования…4

1.1 Основные цели курсового проектирования………………………4

1.2 Специфические особенности объекта проектирования…………5

1.3 Целесообразная последовательность решения задач

курсового проектирования………………………………………..8

2. ЗАДАНИЯ ДЛЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ………………9

3. СОСТАВ И ОБЪЕМ КУРСОВОГО ПРОЕКТА……………………..40

4 ОФОРМЛЕНИЕ РАСЧЕТНО – ПОЯСНИТЕЛЬНОЙ ЗАПИСКИ….41

5 КРАТКИЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ………………………..50

5.1 Особенности синхронных автоматов…………………………....50

5.2 Общие принципы реализации управляющих автоматов……….52

5.3 Начальная формализация задачи синтеза УА…………………...53

5.4 Переход к абстрактному автоматному описанию УА……….….55

6 СТРУКТУРНЫЙ СИНТЕЗ УПРАВЛЮЩЕГО АВТОМАТА С

“ЖЕСТКОЙ ЛОГИКОЙ”……………………………………………..58

6.1 Выбор типа элементов памяти…………………………………...59

6.2 Структурное кодирование входных, выходных

сигналов и состояний автомата……………………………….…64

6.3 Детализация блока памяти……………………………………….68

6.4 Составление расширенной структурной таблицы переходов и выходов…………………………………………….69

6.5 Канонический синтез логического преобразователя………...…71

6.6 Минимизация логических функций возбуждения и выходов…72

7 РАЗРАБОТКА СХЕМЫ ЭЛЕКТРИЧЕСКОЙ ФУНКЦИОНАЛЬНОЙ СИНТЕЗИРУЕМОГО УПРАВЛЯЮЩЕГО АВТОМАТА……...…...73

БИБЛИОГРАФИЧЕСКИЙ СПИСОК…..……………………………..78

ПРИЛОЖЕНИЕ А……………………………………………………...79

ПРИЛОЖЕНИЕ Б………………………………………………….…..80

ПРИЛОЖЕНИЕ Г……………………………………………….……..81

ПРИЛОЖЕНИЕ Д……………………………………….……….…….82

ПРИЛОЖЕНИЕ Е…………………………………………..…….……83

77

БИБЛИОГРАФИЧЕСКИЙ СПИСОК