6.1 Выбор типа элементов памяти.

На данном этапе выбирается один из типов элементарных автоматов с памятью, т.е. тип триггеров, на основе которых предполагается реализация блока памяти синтезируемого управляющего автомата. Для синхронных автоматов с жесткой логикой блок памяти, как правило, строится на комбинированных синхронных двухтактных триггерах T, D, RS или JK типов [12, 13,14]. На рисунках 6.1 – 6.4 представлены условные графические обозначения (УГО) данных типов триггеров.

В таблицах 6.1 – 6.4 представлены таблицы истинности комбинированных синхронных двухтактных триггеров T, D, RS, JK, соответственно.

Таблица 6.1

R	S	C	T	Q	Q+
0	0	0	*	0/1	0/1
0	0		0	0/1	0/1
0	0		1	0	1
0	0		1	1	0
0	1	*	*	0	1
0	1	*	*	1	1
1	0	*	*	0	0 Рис. 6.1 Комбинированный синхронный двухтактный Т - триггер
1	0	*	*	1	0
1	1	*	*	0/1	*

59

Таблица 6.2

R	S	C	D	Q	Q+
0	0	0	*	0/1	0/1
0	0		0	0/1	0
0	0		1	0/1	1
0	1	*	*	0	1
0	1	*	*	1	1
1	0	*	*	0	0 Рис. 6.2 Комбинированный синхронный двухтактный D - триггер
1	0	*	*	1	0
1	1	*	*	0/1	*

Таблица 6.3

R1	S1	C	R	S	Q	Q+
0	0	0	*	*	0/1	0/1
0	0		0	0	0/1	0/1
0	0		0	1	0	1
0	0		0	1	1	1
0	0		1	0	0	0
0	0		1	0	1	0
0	0		1	1	0/1	* Рис. 6.3 Комбинированный синхронный двухтактный RS - триггер
0	1	*	*	*	0/1	1
1	0	*	*	*	0/1	0
1	1	*	*	*	0/1	*

60

Таблица 6.4

R	S	C	K	J	Q	Q+
0	0	0	*	*	0/1	0/1
0	0		0	0	0/1	0/1
0	0		0	1	0	1
0	0		0	1	1	1
0	0		1	0	0	0
0	0		1	0	1	0
0	0		1	1	0	1
0	0		1	1	1	0
0	1	*	*	*	0/1	1 Рис. 6.4 Комбинированный синхронный двухтактный JK - триггер
1	0	*	*	*	0/1	0
1	1	*	*	*	0/1	*

В таблицах 6.1 – 6.4 используемые символы обозначают следующее:

0/1 – нулевое или единичное состояния входов и выходов;

* – безразличное состояние входа или запрещенное состояние выхода;

• – фронт сигнала синхронизации;

Q – текущее состояние триггера;

Q⁺ – следующее состояние триггера.

О

61

собенностью комбинированных триггерных схем является то, что наряду с наличием у них синхронно управляемых информационных входов, присутствуют также и входы асинхронной установкиS и R триггеров в единичное “1” и нулевое “0” состояния. Входы асинхронной установки триггеров обозначены на УГО отдельными от синхронных входов зонами. Входы асинхронной установки необходимы для приведения триггеров в некоторые исходные (начальные) состояния, которые в совокупности соответствуют начальному состоянию синтезируемого синхронного управляющего автомата. Сигнал, подаваемый на входы асинхронной установки триггеров для приведения их в начальные состояния, принято называть сигналом сброса (Reset) или начальной установки (Н.У.). Сигнал начальной установки должен воздействовать только на один из асинхронных входов (S или R) каждого триггера. Не задействованные для начальной установки входы триггеров должны быть подключены к дополнительному сигналу, который является постоянным и пассивным для данного типа триггера. Для представленных на рис. 6.1 – 6.4 триггеров асинхронные сигналы S и R являются активными, если имеют уровень логической “1”, и пассивны - если имеют уровень логического “0”.

Входы синхронизации для всех триггеров, образующих блок памяти, объединяются и соединяются с единым внешним сигналом синхронизации. Синхронно управляемые информационные входы триггеров и их выходы подключаются к логическому преобразователю так, как показано на рис.1.2.

Очевидно, что логический преобразователь синтезируемого управляющего автомата будет тем проще, чем меньшее количество синхронно управляемых информационных входов будет иметь каждый из триггеров, образующих блок памяти. В этом смысле предпочтительнее использовать T и D триггеры, которые имеют по одному синхронному информационному входу. Однако с равным успехом могут быть использованы синхронные RS и JK триггеры, которые легко модифицируются в D или T триггеры. Синхронные RS триггеры могут быть преобразованы только в D триггеры, а синхронные JK триггеры – как в D триггеры, так и T триггеры. На рис. 6.5 – 6.7 показаны варианты модификаций RS и JK триггеров.

Рис. 6.5 Модификация комбинированного синхронного двухтактного

RS – триггера в синхронный двухтактный D-триггер

62

Рис. 6.6 Модификация комбинированного синхронного двухтактного

JK – триггера в синхронный двухтактный D-триггер

Рис. 6.7 Модификация комбинированного синхронного двухтактного

JK – триггера в синхронный двухтактный T-триггер

М

63

одификацияRS и JK триггеров позволяет не только уменьшить сложность логического преобразователя, но и повысить надежность синтезируемого автомата, так как устраняются запрещенные входные комбинации на информационных входах триггеров.