Энциклопедия PC

Рис. 6.26. ОрганизациябанковпамятисограниченнымнаборомлинийRAS

Увеличению числа слотов препятствует ограниченная нагрузочная способность шины памяти — каждый слот (тем более, с модулем) вносит паразитную емкость и индуктивность, ограничивающие быстродействие шины. Из-за влияния этой нагрузки для работы модулей SDRAM на частоте шины 100 МГц была разработана спецификация PC 100, в которой кроме требований к быстродействию микросхем памяти задаются правила разводки сигнальных и питающих проводников и прочие конструктивные нюансы. Затем появилась и аналогичная спецификация РС133 — для частоты шины 133 МГц. Однако повышение тактовой частоты традиционной шины памяти технически сложно из-за большого числа сигнальных проводников. Популярные ныне модули DIMM SDRAM используют 96 сигнальных цепей: 32 адресных и управляющих линии и 64 (с контрольными — 72 или80) линииданных, приэтомкаждыйдополнительныйслотпамятитребует ещенесколькоуправляющихлиний. Навысокихчастотахприходится

б.З. ПрименениеDRAM воперативнойпамяти 307

учитывать задержки распространения сигналов впроводниках и, чтосамое неприятное, — неодинаковость, или перекос (skew), этих задержек.

Повышение производительности памяти за счет организации чередования банков требует некоторого усложнения контроллера памяти и обеспечения независимости банков (возможности активации одного банка до предварительного заряда предыдущего). Независимость банков для асинхронной памяти (DRAM) достигается сугубо экстенсивным способом — значительным увеличением числа линий интерфейса. Микросхемы синхронной памяти SDRAM могут иметь внутреннюю 4-банковую организацию, независимость банков поддерживается синхронным интерфейсом. В памяти SDRAM для выбора физических банков микросхем вместо нескольких сигналов RASi# используются сигналы Si#, и проблемы дефицита управляющих линий (при использовании двусторонних модулей DIMM) относятся уже к этим сигналам. Здесь чередование банков выполняется внутри микросхем и нетребует дополнительных интерфейсных сигналов.

Рис. 6.27. КомбинациябанковмодулейSIMM-30 иSIMM-72

6.3.1. НюансыпримененияDRAM

Микросхемы динамической памяти весьма критичны к форме управляющих импульсов — крутизне фронтов и величине выбросов (старые микросхемы можно было даже физически вывести из строя недостаточно крутыми фронтами импульсов). Задача формирования этих импульсов осложняется тем, чтоони по-

308 Главаб. Электроннаяпамять

ступают на соединенные вместе входы большого количества микросхем памяти. Для улучшения формы в этих линиях обычно применяются последовательные согласующие резисторы с небольшим сопротивлением. Логически управляющие импульсы формируются микросхемами чипсета. Если плата рассчитана на установку большого числа модулей памяти, то в ряде случаев применяют внешние буферные микросхемы ТТЛ. Они имеют большую, чем у БИС чипсета, нагрузочную способность и могут использоваться еще и как логические разветвители сигналов. На дешевых платах без буферов могут возникнуть проблемы при установке большого количества модулей, особенно если модули содержат много микросхем.

Количество микросхем памяти на модулях определяет нагрузку (активную и паразитную емкостную), которую вносят модули на управляющие и особенно адресные линии. Однобайтные (короткие) модули могут быть «девятичиповы-ми» (восьми без паритета) на однобитных микросхемах или «трехчиповыми» ( 2 x 4 бит + 1 бит для паритета). «Длинные» модули SIMM собирают из четырехили 16битных (а для паритетных — и 18-битных микросхем), контрольные биты могут собираться в одном четырехбитном корпусе (для ЕСС-памяти). При большом суммарном количестве микросхем на установленных модулях возможно превышение нагрузочной способности шины памяти системной платы, результатом которого будет неустойчивая работа памяти. Особенно это проявляется на дешевых системных платах, у которых адресные и управляющие сигналы от микросхем чипсета подводятся непосредственно-к банкам памяти, а не через внешние буферные микросхемы с повышенной нагрузочной способностью. По этим причинам из модулей одинаковой емкости предпочтительнее модули с меньшим количествоммикросхем.

Память критична к питанию. Кроме традиционных микросхем с напряжением питания 5 В существуют и низковольтные микросхемы с номиналом питания 3,3 В. Номинал питания, естественно, должен обязательно соблюдаться. Причиной неустойчивой работы памяти может быть и некачественная фильтрация питающего напряжения (по причине неисправности блока питания или выхода из строя фильтрующихконденсаторов).

Микросхемы одного и того же объема могут иметь различный формат матрицы. Например, матрица из 4 Мбайт ячеек может иметь формат (количество строк х количество столбцов) 1К х 4К, 2К х 2К или 4К х 1К. Поскольку при регенерации должны перебираться все строки, эти форматы обозначаются как 1КRefresh, 2K-Refresh или 4K-Refresh соответственно. Микросхемы с меньшим количеством столбцов потребляют меньшую мощность, особенно при одиночных обращениях. Микросхемы одного и того же объема формата 4K-Refresh потребляют в 2,3 раза меньше мощности, чем формата IK-Refresh в режиме одиночных обращений, и в 1,2 раза — в страничном режиме. В обычных PC, как правило, применяются микросхемы с количеством строк 1К или 2 К. Микросхемы с количеством строк 4К в основном характерны для портативных компьютеров (экономится энергия), а также серверов и мощных станций (большой объем памяти ставитпроблемуееохлаждения).

С точки зрения регенерации при цикле CBR формат матрицы несущественен, отконтроллератребуетсятолькособлюдениепериодагенерациициклов.

6.3. ПрименениеDRAM а&лер&7»9»с>йпэ»я7» 309

Контроллер регенерации, осуществляющий классический цикл RAS Only Refresh, должен иметь разрядность счетчика адреса, соответствующую количеству строк применяемых микросхем. Одни контроллеры поддерживают регенерацию для количества строк 2К, другие — 4К. Микросхемы с меньшей разрядностью адреса строки регенерируются нормально, поскольку за весь цикл счетчика их матрица будет пройдена два или четыре раза. Микросхемы с большей разрядностью адреса строки в полном объеме не регенерируются, что ведет к неработоспособности половины или даже трех четвертей памяти, причем тест POST и некоторые простые тесты эту ситуацию могут и незафиксировать.

Для корректного обращения ко всему объему памяти чипсет должен разделять полный адрес на соответствующее количество бит адресов строк и колонок. Формат используемых микросхем обычно хранится в регистрах чипсета и задается для каждого банка. Из этого следует, что в банке должны находиться модули одного формата. В принципе возможна установка микросхем с разрядностью адреса строки меньшей, чем вырабатывает контроллер памяти. Для этого старший бит (или биты) мультиплексированного адреса в каждом цикле обращения защелкивается специальным регистром по спаду RAS# и в дальнейшем используется как бит адреса столбца. Таким образом может осуществляться преобразование форматов некоторых (или всех) микросхем модуля памяти, однако не на всех системах этот способ успешно работает. Чаще такие преобразователи применяются в модулях с контролем паритета или ЕСС, у которых состав микросхем неоднороден по объему и организации.

Асимметричные модули (у которых в микросхемах количество строк не равно количеству столбцов матрицы) поддерживаются не всеми чипсетами, симметричные модули поддерживаются всеми чипсетами (табл. 6.10). Существуют модули псевдосимметричные (на асимметричных микросхемах), их отличительной особенностью является наличие микросхемы 74F08 (логика ТТЛ), которую легко распознать по надписи и четырнадцати ножкам среди многоножечных микросхем памяти. Этих модулей следует избегать, поскольку круг поддерживающих их чипсетов невелик.

Таблица6.10. ПоддержкатиповSIMM DRAM

Нижеперечисленынекоторыемоменты, накоторыенадообращатьвнимание, г.риобретаяиустанавливаямодулипамяти.

» Конструктив (SIMM-30, SIMM-72, DIMM-168, DIMM-184, RIMM) и тип (FPM, EDO, BEDO, SDRAM, DDR SDRAM, VC DRAM, RDRAM) должны поддерживатьсясистемнойплатой.

310 Глава6. Электроннаяпамять

$ Спецификация быстродействия асинхронной памяти (время доступа) должна быть не хуже требуемой на заданной частоте системной шины (и с учетом возможных перспектив замены процессора). Использование модулей с временем доступа большим, чем указано в документации на системную плату, обычно требует увеличения количества тактов в циклах памяти, что не всегда поддерживается параметрами CMOS Setup. «Разогнанная» память имеет полное право работать неустойчиво. Установка модулей более быстродействующих, чем требуется, повышения производительности может и не дать, поскольку циклы обращения к памяти можно (если позволяет чипсет и BIOS) укорачивать только на целое количество тактов, и ближайшие возможные значения времени цикла могут не вписаться в быстродействиемодуля.

& Спецификация частоты модуля синхронной памяти должна быть не ниже требуемой частоты шины памяти. При этом следует отдавать предпочтение модулям с меньшей латентностью на требуемой частоте: память с CL = 2 будет работать несколько быстрее памяти с CL = 3.

я® Каждый банк памяти должен быть заполнен однотипными модулями. Некоторые «капризные» платы требуют применения только «родных» фирменных модулей. Не полностью заполненный банк в лучшем случае игнорируется.

ш В односторонних модулях DRAM (1, 4, 16„64 Мбайт) используется только одна пара сигналов выборки RAS#, в двусторонних (2, 8, 32 Мбайт) — две пары сигналов RAS#. Некоторые системные платы не могут полностью задействовать объем двусторонних модулей. Иногда установка двустороннего модуля в одном банке исключает возможность использования соседнего банка. Для памяти SDRAM физические банки (стороны модулей) выбираются сигналами Si#, и для них существует та же проблема дефицита (у чипсета) линий управляющих сигналов.

« Не все системные платы поддерживают асимметричные или псевдосимметричныемодули.

и Смешение на плате (и тем более в одном банке) модулей, разнотипных по организации (симметричность матрицы и количество занятых линий RAS#), может приводить к неработоспособности или неполному использованию установленнойпамяти.

ж Модули SDRAM различаются по числу используемых входов синхронизации (1, 2 или 4). Старые системные платы, рассчитанные только на модули РС66, могут подавать синхронизацию только на 2 входа модуля — на таких платах модули с 4 входами (4-Clock PC100 и РС133 без PLL) работать небудут.

т Одновременное использование памяти DRAM и SDRAM может не поддерживаться системной платой, а может и приводить к снижению производительности SDRAM.

» Возможность применения разнотипных (например, смесь EDO и FPM) модулей в разных банках существует не всегда.

б.З. ПрименениеDRAM воперативнойпамяти 311

и При использовании в разных банках модулей с разным быстродействием часто производится выравнивание временной диаграммы по самому медленному.

• При установке большого количества модулей с большим количеством микросхем возможна неустойчивость в работе памяти. В этом случае предпочтение следует отдавать модулям с меньшим количеством микросхем. Если системная плата поддерживает буферированную память (Buffered или Registered SDRAM), то имеет смысл применять именно эти модули (производительность немного снизится, но надежность возрастет). Смешивать буферированныеинебуферированныемодулиобычнонельзя.

ш На плате, поддерживающей чередование банков (Bank Interleaving), с точки зрения повышения производительности целесообразно стремиться к заполнению всех банков, участвующих в чередовании, и разрешить чередование настройками CMOS Setup. Например, в Pentium 16 Мбайт памяти можно установить одной парой SIMM 72 по 8 Мбайт и иметь свободный банк на перспективу, а можно набрать и двумя парами по 4 Мбайт и разрешить чередование банков, но дальнейшее наращивание памяти (замена модулей) обойдется дороже. А можно и установить один модуль DIMM SDRAM, в которомчередованиевстроенное, даицикл5-1-1-1.

•При установке более 16 Мбайт памяти для обеспечения непрерывности основной памяти, возможно, потребуется (настройками CMOS Setup) убрать образ ROM BIOS и (или) «дырку в памяти» (Memory Hole) из-под границы16 Мбайт.

•Если системная плата поддерживает память с битом паритета или ЕСС, для ответственных применений есть смысл в установке всей памяти с битами паритета (но не генераторами паритета!) или ЕСС и установке в CMOS Setup разрешенияконтроля.

6.3.3. Тестированиеоперативнойпамяти

Оперативная память современного компьютера представляет собой взаимосвязанную подсистему основной динамической памяти и обычно двухуровневой статической кэш-памяти. Возможные неполадки с памятью могут иметь источники «а любом уровне (правда, отказы внутреннего кэша неразогнанного процессора отучаются редко, поскольку выходной контроль процессоров обычно достаточно жгсткий). Весьма уязвимым местом памяти являются контактные соединения «сеул ей (микросхем) памяти с системной платой. Здесь возможны как наруше-ИЕЯ контактов (полные, которые выявляются легко, и частичные — повышение зэсротивления окислившихся контактов, что выявляется с трудом), так и замы-ояже соседнихцепейтокопроводящиммусоромилипогнутымконтактом.

Несмотря на однородность и регулярность структуры массива памяти, его тетоование в полном объеме является достаточно сложной задачей. Простейшие проверяют способность правильного считывания данных, записанных в y Для проверки на отсутствие замыкания (во внешних цепях или паразит-tact гшяэей внутри микросхемы) служат тесты типа Walk Bit Left/Right, Inverted li лж Bit Left/Right, вкоторыхпоячейкамснулевымибитами«пробегает» еди-

312 Глава6. Электроннаяпамять

ница или наоборот. Примерно таким же образом проверяется и шина адреса памяти. Тесты Pseudo Random Read/Write записывают эталонные данные и считывают их в псевдослучайном порядке. Тест регенерации проверяет сохранность данных при отсутствии в течение некоторого времени обращения к хранящим их ячейкам со стороныпроцессора.

Первоначальное тестирование динамической памяти по включении питания или аппаратному сбросу выполняется процедурой POST. Этот тест определяет объем работоспособной установленной памяти и сообщает его системе. Тест выполняется достаточно быстро и обычно выявляет только полный отказ ячеек. Некоторые версии CMOS Setup позволяют ускорять (Quick Test) или даже отключать тестирование, в этом случае производится только определение объема и инициализация — «прописывание» всего объема памяти, например, нулями для установки корректных бит паритета. Тестирование происходит в два этапа — сначала тестируется минимальный объем (64 Кбайт), необходимый для вывода диагностических сообщений на экран. Если это не удается, тест подает звуковой сигнал. Тестирование полного объема обычно сопровождается щелчками (их можно отключить через Setup) при переходе к каждой следующей странице и индикации успешно протестированного объема. По частоте щелчков, которые на современных компьютерах сливаются в непрерывный звук, можно судить о производительности компьютера и положении переключателя Turbo. При обнаружении ошибки тестирование останавливается со звуковым сигналом (два гудка) и сообщением адреса сбойной ячейки. Распространенной причиной ошибок является разрешение (в Setup) контроля паритета при установке беспаритетных модулей или установкой вместо них модулей ЕСС. С применением модулей ЕСС могут быть проблемы, связанныесразличнойорганизацией этихмодулейуразныхпроизводителей.

При установке памяти свыше 16 Мбайт возможна остановка тестирования POST на такой границе. Обычно это происходит, когда включен параметр Memory Hole At 15M-16M, System BIOS Alias Below 16M или ему подобный, из-за чего теряется непрерывность основной памяти (дань совместимости с компьютерами АТ-286, у которых шина адреса была 24-разрядной). При этом и размер памяти, сообщаемый системе, такжеусекается.

Если доступного (работоспособного) объема памяти достаточно для загрузки ОС (пусть даже простейшей MS-DOS 3.x), можно перейти к тестированию памяти диагностическими программами типа Checklt, PCCheck, QAPlus и т. п. Для тестирования компьютера ОС должна загружаться в минимальном варианте без использования верхней памяти (драйверы типа HIMEM.SYS и EMM386.EXE загружать не следует). Тесты могут выполняться как в ускоренном, так и полном варианте. Полезно зацикливание (многократные проходы). В случае ошибки тестовая программа сообщает адрес сбойной ячейки, ожидаемый и полученный результат, по которому можно определить характер неисправности. Самопроизвольный рестарт компьютера во время тестирования памяти тоже является указанием на неполадки памяти. Однако успешное прохождение теста еще не является абсолютно надежным показателем ее исправности. Реальное тестирование выполняется на реальных задачах, но при этом трудно определить виновника зависаний и «вылетов» — им можетбытьиприкладнаяпрограмма, иоперационная

6.4. Статическаяпамять 313

система, и что-либо другое (адаптер, программа, драйвер, некорректные настройки...). Расширенная память весьма эффективно тестируется при загрузке драйвера HIMEM.SYS, этот тест иногда выявляет ошибки, не фиксируемые специальными диагностическимипрограммами.

Обнаружив ошибку, следует повторить тестирование — это может быть и случайный сбой, вызванный даже попаданием ионизирующей частицы в микросхему памяти (от таких явлений эффективной защитой является ЕСС и EOS). Если при повторном тестировании адрес сбойной ячейки устойчиво повторяется, неисправность следует искать в конкретном модуле или микросхеме памяти, а его местоположение можно определить по адресу. В этом случае следует первым делом проверить контакты — особенно ненадежны контакты модулей с лужеными площадками, самые надежные — золоченые. Выявить неисправный модуль (или микросхему) можно поочередной заменой на заведомо исправный или перестановками. Плохой контакт при перестановках может и устраниться. Поскольку тест POST обычно не сообщает, в каком бите произошла ошибка, а адрес чаще всего указывает на начальный адрес слова со сбойной ячейкой, перестановка неисправного модуля или микросхемы в пределах одного банка может и не привести к заметным изменениям поведения компьютера. Если удается загрузить DOS и тестовую программу, поиск упрощается. Ради возможности загрузки теста стоит попытаться поменять местами банки памяти, если сбой происходит в младших адресах.

Если устойчивости поведения при повторных тестах не наблюдается, следует искать причины в общих узлах и настройках памяти. Первым делом стоит проверить соответствие быстродействия установленных элементов памяти (и динамической, и статической) частоте системной шины и параметрам настройки CMOS Setup. He вскрывая системный блок, можно для пробы замедлить работу памяти, задав большее количество тактов ожидания на выполнение обращения к памяти (если это позволяет Setup). Диапазон поиска можно сузить, запрещая кэширование (иногда приходится и физически вынимать микросхемы или модули кэш-памяти). И наконец, следует проверить напряжение питания (+5 или +3,3 В) на системной плате около модулей памяти. Причиной неработоспособности может быть и обломанный конденсатор в цепи питания. Все возникающие ситуации описать невозможно, но знание вышеизложенных общих принципов работы компонентов и их «капризов» поможет найти выход из лабиринта загадок памяти, которые вносят, пожалуй, основной вклад в «букет» причин полной или частичной неработоспособностикомпьютера.

6.4. Статическаяпамять

Статическая память — SRAM (Static Random Access Memory), как и следует из ft названия, способна хранить информацию в статическом режиме — то есть сколь угодно долго при отсутствии обращений (но при наличии питающего напряжения). Ячейки статической памяти реализуются на триггерах — элементах с двумя устойчивыми состояниями. По сравнению с динамической памятью эти ячейки сложныеизанимаютбольшеместанакристалле, однакоонипрощевуп-

314 Глава 6. Электроннаяпамять

равлении и не требуют регенерации. Быстродействие и энергопотребление статической памяти определяются технологией изготовления и схемотехникой запоминающих ячеек. Самая экономичная КМОП-память (CMOS Memory) имеет время доступа более 100 наносекунд, но зато пригодна для длительного хранения информации при питании от маломощной батареи, что и применяется в памяти конфигурации PC. Самая быстродействующая статическая память имеет время доступа в несколько наносекунд, что позволяет ей работать на частоте системной шины процессора, не требуя от него тактов ожидания. Типовой объем памяти современных микросхем SRAM достигает 1 Мбит. Относительно высокая удельная стоимость хранения информации и энергопотребление при низкой плотности упаковки не позволяют использовать SRAM в качестве основной памяти компьютеров. В PC микросхемы SRAM в основном применяются для построения вторичного кэша; они могут располагаться как на системной плате, так и на картридже процессора. Разновидности статической памяти — Async SRAM, Sync Burst SRAM и Pipelined Burst SRAM — рассмотрим именно с точки зрения этого применения.

6.4.1. Разновидностистатическойпамяти

Асинхронная статическая память (Asynchronous SRAM, Async SRAM), она же обычная, или стандартная, подразумевается под термином SRAM по умолчанию, когда тип памяти неуказан(донедавних пор ему и небылоальтернативы).

Микросхемы этого типа имеют простейший асинхронный интерфейс, включающий шину адреса, шину данных и сигналы управления CS#, OE# и WE#. Микросхема выбирается низким уровнем сигнала CS# (Chip select), низкий уровень сигнала ОЕ# (Output Enable) открывает выходные буферы для считывания данных, WE# (Write Enable) низким уровнем разрешает запись. Временные диаграммы циклов обращения приведены на рис. 6.28. При операции записи управление выходными буферами может производиться как сигналом ОЕ# (цикл 1), так и сигналом WE# (цикл 2). Для удобства объединения микросхем внутренний сигнал CS# может собираться по схеме «И» из нескольких внешних, например CSO#, CS1 и CS2#, — в таком случае микросхема будет выбрана при сочетании логических сигналов О, 1, 0 на соответствующих входах.

Время доступа — задержка появления действительных данных на выходе относительно момента установления адреса — у стандартных микросхем SRAM составляет 12, 15 или 20 наносекунд, что позволяет процессору выполнять пакетный цикл чтения 2-1-1-1 (то есть без тактов ожидания) на частоте системной шины до 33 МГц. На болеевысоких частотах циклбудет нелучше3-2-2-2.

Синхронная пакетная статическая память, Sync Burst SRAM, оптимизирована под выполнение пакетных (burst) операций обмена, свойственных кэш-памяти. В ее структуру введен внутренний двухбитный счетчик адреса. В дополнение к сигналам, характерным для асинхронной памяти (адрес, данные, CS#, OE# и WE#), синхронная память использует сигнал CLC (Clock) для синхронизации с системной шиной и сигналы управления пакетным циклом ADSP#, CADS# и ADV#. Сигналы

CADS* (Cache ADdress Strobe) и ADSP# (ADdress Status of Processor), которыми процессор или кэш-контроллер отмечает фазу адреса очередного цикла, являются стробами записи начального адреса цикла во внутренний регистр адреса. Любой из этих сигналов инициирует цикл обращения, одиночный (single) или пакетный (burst), а сигналADV# (ADVance) используется дляперехода к

6.4. Статическаяпамять 315

следующему адресу пакетного цикла. Все сигналы, кроме сигнала управления выходными буферами ОЕ#, синхронизируются по положительному перепаду сигнала CLK. Это означает, что значение входных сигналов должно установиться до перепада и удерживаться после него еще некоторое время. Выходные данные при считывании будут также действительны во время этого перепада. На рис. 6.29 приведены диаграммы нескольких вариантов циклов чтения синхронной статической памяти. Обратим внимание, что двухбитный счетчик адреса не позволяет перейти границу четырехэлементного пакетного цикла. Кроме того, порядок счета адресов внутри пакетного цикла соответствует специфическому порядку (interleaved), принятому в процессорах i486 и выше. Микросхемы синхронной статической памяти, как и SDRAM, обычно имеют сигнал, выбирающий режим счета адреса: чередование (для процессоров Intel) или последовательный счет (для

Power PC).