Энциклопедия PC

296 Глава6. Электроннаяпамять

нако и десяти бит недостаточно для радикального решения проблемы — таблицы типов модулей памяти получаются неоднозначными и противоречивыми. Кроме того, метод предполагает наличие линий идентификации, собственных для каждого гнезда модуля. Эти линии надо провести по плате и считать через какой-либо порт. Некоторое облегчение принесла буферизация бит идентификации, позволяющая объединять одноименные выходы всех модулей и обращаться к конкретному разрешающему сигналу. Такая схема для восьми из десяти бит применяется в DIMM-168.

Новые модули памяти — DIMM-168 второго поколения, SO DIMM-144, DIMM-184 используют последовательную идентификацию (Serial Presence Detection). На модуль устанавливается микросхема специальной энергонезависимой памяти с последовательным доступом по двухпроводному интерфейсу PC, хранящая исчерпывающую конфигурационную информацию. Формат конфигурационных данных стандартизован JEDEC, из доступных 256 байт под параметры пока определены только первые 32 и еще 32 зарезервированы, 64 байта отданы под информацию производителя (табл. 6.8). Основные параметры описываются в явном виде, например, временные — в наносекундах, количество бит адреса задается числами. Интерфейс PC позволяет легко объединять его сигналы со всех модулей, что существенно проще, чем коммутация 4-10 линий параллельной идентификации. На разъем модулей DIMM-168 выведены 3 бита адресаSA[0:2], чтопозволяетразводкойэтихвыводовадресоватьдовосьмимодулей с объединенными линиями синхронизации и данных. При необходимости расширения следующие восемь модулей потребуют от контроллера (чипсета) еще только одной двунаправленной или выходной линии. Адрес в SO DIMM-144 фиксирован, так что двухпроводный интерфейс позволяет опрашивать только один модуль, а каждый следующий модуль потребует по одной дополнительной линии.

Преимущество последовательной идентификации перед параллельной состоит в том, что появление новых типов устройств и новых параметров не требуют конструктивных изменений — все нововведения могут учитываться чисто программно.

Байты 128-255 конфигурационной памяти свободны. Эту область в принципе можно занимать для пометки компьютера (точнее, модуля памяти) с целью привязки программного обеспечения к конкретному экземпляру PC. Однако при неосторожном использовании модулей с микросхемами без защиты от модификации случайная запись в ячейки 0-127 может привести к недоступности модуля памяти. «Оживить» егоможнобудеттолькозаписью корректных данных.

Таблица6.8. Назначениебайтпоследовательнойидентификации

Байт_____Назначение___________________________________

_______________Стандартизованная информация о микросхеме_______________ О________Число записанных байт конфигурационной памяти____________________

1 РазрядностьадресамикросхемыSerial PD (определяетобъемконфигурационной

________памяти: 1 - 2 байта, 2 - 4 байта, ODh - 8 Кбайт)____________________

2Тип памяти: 00 - резерв, 01 - Std FPM, 02 - EDO, 03 - Pipelined Nibble (BEDO), 04 - SDRAM

6.2. Динамическаяпамять 297

Назначение

Количествобитадресастроквбанке1 (биты0-3) ибанке2 (биты4-7) помодулю16 (0

— неопределено, 1 — 1 или16, 2 — 2 или17 ит. д.) Еслибанкиодинаковые, то биты 4- 7 нулевые__________________________________

Количество бит адреса столбцов (аналогично предыдущему)______________

Количество банков (рядов микросхем)___________________________

Разрядностьданныхсучетомконтрольныхбит(еслименее255, байт7 — 0)____

Уровеньнапряженияинтерфейса: 0 — TTL/5B, 01 — LVTTL (недопускает5 В), 02 - HSTL 1.5, 03 - SSTL 3.3, 04 - SSTL 2.5______________________

ДляDRAM — RAS Access time (внаносекундах). ДляSDRAM — минимальноевремя цикла(Tclk) длямаксимальногозначенияCL (десятыедолиневBCD-коде)

ДляDRAM — CAS Access time (внаносекундах). ДляSDRAM — времядоступа относительнотактовогоимпульса(Тас), аналогичнопредыдущему

Схемаконтроля: 00 - Non-Parity, 01 - Parity, 02 - ЕСС

^Частота(тип) регенерации: 00 — Normal (распределенныйцикл156 мкс), 01 - Reduced 0.25х (39 мкс), 02 - Reduced 0.5х (78 мкс), 03 - Extended 2x

(313 мкс), 04 — Extended 4x (625 мкс), 05 — Extended 8x (125 мкс). Бит7 является

________признаком саморегенерации (биты 6:0 кодируют те же периоды)___________

бит7 — 512 Мбайт, единичноезначениеустанавливаетсяводномилинескольких

т'"._____Идентификатор производителя по JEDEC________________________

Датаизготовления(wwyy — неделя, год)

Серийныйномер

..ДШ Спецификациячастоты(дляIntel) DIMM SDRAM. Частота66 МГцзадается

________кодом66h, болеевысокиезначения— числомМГц(100 - 64h)_________

W

'лиSIMM-30, SIPP, SIMM-72

SIMM (Single In-Line Memory Module) иSIPP (Single In-Line Pin Packa-

ярелставляютсобойнебольшиепечатныеплатысодностороннимкраевым (табл. 6.9). КонтактамимодулейSIMM являютсяпозолоченныеспециальным сплавом) площадки, расположенныенаобеихповер:

298 Глава6. Электроннаяпамять

стях вдоль одной из сторон. Слово Single (одиночный) в названии подразумевает, что пары площадок на обеих сторонах эквивалентны (электрически соединяются между собой). У малораспространенных модулей SIPP контакты штырьковые (pin — иголка), эти контакты при необходимости можно припаять к площадкам модулей SIMM (такие контакты когда-то даже продавались в комплекте с модулями SIMM). Модули SIPP оказались непрактичными — их контакты не выдерживают транспортировки и многократной установки.

На модулях смонтированы микросхемы памяти в корпусах SOJ или TSOP, их адресные входы объединены. Количество и тип микросхем определяется требуемой разрядностью и объемом хранимых данных. Архитектура модулей обеспечивает возможность побайтного обращения, что существенно для записи (byte-write); выбор байт производится отдельным входом CAS# для каждого байта. Распространенные модули имеют напряжение питания 5 В.

Таблица6.9. ОрганизациямодулейSIMM

По логической организации различают односторонние и двусторонние модули. У «односторонних» модулей микросхемы смонтированы на одной (передней) поверхности, у «двусторонних» двойной комплект — два банка — микросхем смонтирован на обеих сторонах платы. Эти названия не совсем точны, но имеют прочные позиции и иностранное происхождение (single side и double side). Часто встречаются модули, у которых на второй стороне смонтировано несколько микросхем, дополняющих набор первой стороны до требуемой разрядности (чаще там размещаются контрольные биты). Такие модули являются логически односторонними. У «истинно двусторонних» на обеих сторонах обычно симметрично расположеныодинаковыекомплектымикросхем.

«Короткие», или SIMM 30-pin, модули SIMM (старый тип) имеют 30 печатных выводов и однобайтную организацию (рис. 6.20). Разводка выводов у модулей фирмы IBM (для компьютеров IBM PS/2) отличается от общепринятых стандартных. Различия делают несовместимыми модули с объемом более 1 Мбайт: модули IBM могут быть двусторонними (2 Мбайт), стандартные — только односторонними. Малораспространенные модули SIPP имеют 30 штырьковых выводов и совпадают по разводке со стандартными SIMM 30-pin (SIMM-30). Применение однобайтных модулей особенно в 32-битных системных платах сильно сковывает свободу выбора объема памяти. Назначение выводов SIMM-30 и SIPP приведено в книге [1].

6.2. Динамическаяпамять 299

90

Рис. 6.20. Модули SIMM-30

«Длинные», или SIMM 72-pin (SIMM-72), модули SIMM имеют 72 печатных »а*вода (рис. 6.21) и 4-байтную организацию с возможностью независимого по- ха*тного обращения по сигналам CASx#. По сигналам выборки строк биты дан--tsii делятся на два слова DQ[0:15] выбираются сигналом RASO# для первого бан-d и RAS1# для второго, DQ[16:31] выбираются соответственно сигналом RAS2* и М63*. В односторонних модулях (1, 4, 16, 64 Мбайт — 1 банк) используется толь-I.: оона пара сигналов выборки RASO# и RAS2#, в двусторонних (2, 8, 32 Мбайт — ', банка)

— две пары сигналов RAS#. Заметим, что использование всеми модулями обеих пар линий RAS# поддерживается не всеми системными платами. Конт-биты модулей с паритетом по выборке приписываются к соответствую-байтам, в ЕСС-модулях возможны различные варианты. Модули без пари-имеют разрядность 32 бит, с паритетом — 36 бит, модули ЕСС — 36 или «> бит. Модули ЕСС-36 и ЕСС-40 (ECC-optimised). не допускают побайтного об-и существенно отличаются от 32битныхипаритетныхмодулей.

107,95

Рис. 6.21. МодулиSIMM-72

Салолы модулей SIMM в основном совпадают с сигналами микросхем динапамяти. Для идентификации модулей предназначены сигналы PD[1:5]. заземленным(намодуле) сигналамсистемнаяплатаможетраспознатьбыст-(тип) и объемустановленной памяти.

DIMM

...» памяти DIMM (Dual-In-line-Memory Module) имеет 168 независимых выводов, расположенных с обеих сторон (контакты 1-84 — с фронстороны, 85-168 — с тыльной). Разрядность шины данных — 8 байт, рассчитананаприменениевкомпьютерахсчетырех- ивосьмибайт-данных. Конструкция иинтерфейсмодулейсоответствуетстандарту21-С. Модули устанавливаются на плату вертикально в специальные

300 Глава6. Электроннаяпамять

разъемы (слоты) с ключевыми перегородками, задающими допустимое питающее напряжение и тип (поколение) применимых модулей. Модули выпускаются для напряжения питания 3,3 и 5 В. Вид модулей и сочетания ключей представлены на рис. 6.22. Толщина модулей с микросхемами в корпусах SOJ не превышает 9 мм, в корпусахTSOP — 4 мм.

133,35

84

168

°(ТТ

гсштгтшгоп^^

Рис. 6.22. МодулиDIMM: а— видмодуляDIMM-168; б— ключидлямодулейпервого поколения; в— ключидлямодулейвторогопоколения; г— видмодуляDIMM-184

По внутренней архитектуре модули близки к SIMM-72, но имеют удвоенную разрядность и, соответственно, удвоенное количество линий CAS#. Также удвоено числосигналовразрешениязаписииразрешениявыходныхбуферов, чтопозволяет организовывать модули в виде двух 4-байтных банков с возможностью их чередования (Bank Interleaving). Модули могут иметь разрядность 64, 72 или 80 бит, дополнительные разряды 72-битных модулей организуются либо по схеме контроля паритета (приписываясь к соответствующим байтам), либо по схеме ЕСС; 80-битные— толькопосхемеЕСС.

Модули намикросхемахемкостью4-64 Мбитимеютобъемот8 до256 Мбайт, в перспективе модули на 256-кбитных микросхемах будут иметь емкость до 512 Мбайт. Применение DIMM в системах с 64-битной шиной данных (Pentium, Pentium Pro...) снимает проблему подбора «парных» (идентичных) модулей и открываетперспективыиспользованияновыхразновидностейпамяти. Высокая

6.2. Динамическаяпамять 301

плотность упаковки позволяет уменьшить площадь, занимаемую большим объемом памятинасистемнойплате.

168-pin Buffered DIMM — модули DIMM первого поколения (по IBM), у которых входные адресные и управляющие (кроме RAS#) сигналы буферизованы. Эти модули создают минимальную нагрузку на шину памяти, но буферные микросхемы вносят дополнительную задержку порядка 5 не (для простоты временные параметры модулей указываются уже с учетом этой задержки). Модули комплектуются микросхемами асинхронной динамической памяти (FPM, EDO и BEDO) ипоархитектуре напоминаютSIMM-72.

В модулях применяется параллельная идентификация — параметры быстродействия и объема передаются через 8 буферизованных выводов идентификации

(Presence Detect pins).

Наличие сигнала разрешения выходов буфера сигналов идентификации позволяет объединять выводы идентификации нескольких модулей. Два дополнительных небуферизованных вывода несут информацию о разрядности шины и саморегенерации.

Для процессоров с 4-байтной шиной данных в качестве двухбанковых модулей с возможностью чередования могут использоваться 64-битные модули Non Parity (2 х 32), 72-битные Parity (2 х 36) и 80-битные ЕСС (2 х 39/32), за исключением80-

байтных на микросхемах 16-бит DRAM. Все модули ЕСС-72 имодули ЕСС-80 бит на микросхемах 16-бит DRAM предназначены только для процессоров с 8-битной шиной (72/64 ЕСС и 80/64 ЕСС). С точки зрения пользователей PC это ограничение несущественно, поскольку слоты для DIMM появились только на системных платах для процессоров Pentium и выше. Модули пер-аого поколения не получили широкого распространения, поскольку не принесли принципиальных новшестввподсистемупамяти.

Модули второго поколения отличаются тем, что позволяют использовать микросхемы как асинхронной (FPM и EDO), так и синхронной динамической памя-ги (SDRAM). Внешне они похожи на модули первого поколения, но отличаются ключом, не допускающим ошибочную установку. Унифицированное назначение аыводов позволяет в одни и те же слоты устанавливать как модули DRAM, так i» SDRAM. Нумерация бит данных единая для всех типов организации — контрольные биты СВх имеют отдельную нумерацию, их наличие зависит от организации(паритет, ЕСС-72, ЕСС-80).

В модулях применена последовательная идентификация параметров на двух- !^юводном интерфейсе (PC) для чтения атрибутов (идентификации) из специальнойконфигурационнойпамяти(обычноEEPROM 24C02), установленнойнаw- 'Лулях.

168-pin Unbuffered DIMM — модули, у которых все цепи не буферизованы глнонменныеадресныеиуправляющиесигналымикросхемсоединеныпарал-

•ж :ьно и заводятся прямо с контактов модуля). Эти модули сильнее нагружают иж«упамяти, нопозволяютдобитьсямаксимальногобыстродействия. Онипред- *А>каченыдлясистемныхплатснебольшим(1-4) количествомслотовDIMM it* имеющихшинупамяти, буферизованную наплате. Модуливыполняютсяta микросхемах DRAM или SDRAM. Высота модулей не превышает 51 мм. r-i-fv 8-512 Мбайт.

'*>$-pin Registered DIMM — модули синхронной памяти (SDRAM), у которых сные и управляющие сигналы буферизованы регистрами, синхронизируемытактовымиимпульсамисистемнойшины. ПовидуэтоттипDIMM легкоот-

302 Глава 6. Электроннаяпамять

личим — кроме микросхем памяти и EEPROM на них установлено несколько микросхем регистров-защелок. За счет регистров эти модули меньше нагружают шину памяти, что позволяет набирать больший объем памяти. Применение регистров повышает точность синхронизации, что позволяет повысить тактовую частоту. Однако регистр вносит дополнительный такт задержки. Кроме того, на них может быть установлена микросхема ФАПЧ (PLL), формирующая тактовые сигналы для микросхем памяти и регистров-защелок. Это делается для разгрузки линий синхронизации, причем в отличие от обычной буферизации сигнала, вводящей задержку между входом и выходом, схема PLL обеспечивает синфазность выходных сигналов (их на выходе PLL несколько, каждый для своей группы микросхем) с опорным сигналом (линия СКО). Модули на 64 Мбайт могут быть и без схем PLL — в них линии СК[0:3] разводятся прямо на свои группы микросхем памяти. Регистры могут быть переведены в режим асинхронных буферов (только на 66 МГц), для чего на вход REGE нужно подать низкий уровень. Для модулей на 66 МГцвозможна замена регистров асинхронными буферами. Объем 64-1024 Мбайт

Модули DIMM-184 DDR SDRAM

Модули DIMM-184 предназначены для микросхем DDR SDRAM. По габаритам они аналогичны модулям DIMM-168, но у них имеются дополнительные вырезы по бокам (см. рис. 6.22, г) и отсутствует левый ключ. Разрядность — 64 или 72 бит (ЕСС), имеются варианты с регистрами в адресных и управляющих цепях (Registered DDR SDRAM) и без них. Напряжение питания — 2,5 В. Идентификация последовательная. Состав сигналов в основном повторяет набор дляDIMM SDRAM. Модули отличаются большим количеством стробирующих сигналов DQSx — по линии на каждые 4 бита данных. Вход тактовой частоты только один, но дифференциальный — раздачу сигналов по микросхемам памяти и регистрам осуществляет микросхема DLL.

Модули RIMM

Модули RIMM (Rambus Interface Memory Module), no форме похожие на обычные модули памяти (рис. 6.23), специально предназначены для памяти RDRAM. У них 30-проводная шина проходит вдоль модуля слева направо, и на эту шину без ответвлений напаиваются микросхемы RDRAM в корпусах BGA. Модуль RIMM содержит до 16 микросхем RDRAM, которые всеми выводами (кроме двух) соединяются параллельно. Микросхемы памяти закрыты пластиной радиатора. В отличие от SIMM и DIMM, у которых объем памяти кратен степени числа 2, модули RIMM могут иметь более равномерный ряд объемов — в канал RDRAM память можно добавлять хоть поодной микросхеме.

п

Рис. 6.23. МодулиRIMM

304 Глава6. Электроннаяпамять

МодулиDRAM cards-88 pin

88 pin DRAM cards — миниатюрные модули (3,37"х2,13"хО,13" — 85,5x54x3,3 мм) в

пластиковом корпусе размером с карту PCMCIA (PC Card). Имеют 88-контактный разъем (не PCMCIA!), разрядность 18, 32 или 36 бит, емкость 2-36 Мбайт. Комплектуются микросхемами DRAM в корпусах TSOP. Информация о быстродействии и объеме передается по восьми выводам. Внутренняя архитектура близка к SIMM-72. Напряжение питания — 5 или 3,3 В. Применяются в малогабаритных компьютерах, легкоустанавливаютсяиснимаются.

6.3. ПрименениеDRAM в оперативной памяти

Динамическая память в настоящее время практически незаменима в качестве основной (оперативной) памяти компьютеров. Имея общее представление о работе разных типов динамической памяти, можно обсудить варианты построения оперативной памяти и «организационные» способы повышения ее производительности.

Ниже перечислены меры, применяемые для повышения производительности памяти.

» Повышают быстродействие ядра — снижают время доступа запоминающих ячеек, покаостановилисьна40 не.

шПрименяют конвейеризацию, внешнюю (память EDO) или внутреннюю

(BEDO, SDRAM, RDRAM).

шУвеличивают количество независимых банков, внешне (увеличивая число интерфейсных сигналов) или внутренне (в SDRAM до четырех). Чем больше будет независимых банков в ОЗУ, тем больше вероятность возможности их одновременного использования при обслуживании произвольных конкурирующихзапросов.

$ Увеличиваютразрядностьшиныданных, дляпроцессоровР5-Р6 до8 байт.

»Повышают скорость передачи данных по интерфейсу памяти — в SDRAM частота «схода с конвейера» до 100-133 МГц, в DDR SDRAM — 2 х 100 = 200 МГц.

»Вводят канальные буферы между запоминающим ядром и внешним интерфейсом (VC DRAM).

Увеличение количества независимых банков и разрядности шины данных сильно мешают повышению скорости передачи данных по интерфейсу памяти — 96 цепей к одному модулю развести без «перекосов» довольно сложно. Широкая разрядность интерфейса сковывает и масштабируемость памяти: нельзя увеличить объем ОЗУ, добавляя по одной микросхеме — можно только по четыре (а чаще по восемь). Это противоречие как раз и разрешается технологией Rambus DRAM, правда, покаещедорогой.

6.3. ПрименениеDRAM воперативнойпамяти 305

Массовая память настоящего времени — SDRAM 100-133 МГц; ее более мощные альтернативы — DDK SDRAM и RDRAM, которые при одинаковой пропускной способности шины сильно отличаются друг от друга «разлапистостью» интерфейса, находятся в состоянии конкурентной борьбы за рынок. Эта борьба проходит с переменным успехом, эйфории по поводу RDRAM уже нет, но и о крахе этой технологии говорить тоже неуместно. Была еще близкая к ним линияSLDRAM (Sync Link DRAM), ноконсорциумSLDRAM ужераспался.

Банк памяти набирается из модулей (или микросхем) DRAM, количество которых обеспечивает разрядность, требуемую микропроцессором (и чипсетом), включая, если используется контроль паритета или ЕСС, контрольные биты. В банке все одноименные адресные входы микросхем и линии RAS# соединяются параллельно. Каждый банк выбирается своим сигналом RAS#. Линии CAS# или(и) WE должны быть индивидуальными для каждого байта, чтобы обеспечить возможностьиндивидуальнойзаписивлюбойбайтбанка.

Модули могут содержать один или два банка микросхем (двусторонние модули). Однако полный банк памяти для машин с процессорами Р5-Р6 набирается парой модулей SIMM-72 или одним модулем DIMM. Количество банков на системной плате ограничивается возможностями чипсета (количеством линий RAS#) или(и) количеством слотов для памяти. Первое ограничение является причиной известной проблемыс«двусторонними» модулями— врядеплатустановкатакого модуля в один слот не позволяет использовать еще один слот. На некоторых системных платах одна и та же пара линий RASi# используется в качестве сигналов RASO/2# и RAS1/3* одним гнездом SIMM-72 и в качестве RASl/3# и RASO/2# другим (рис. 6.26). При этом во все гнезда можно устанавливать односторонние модули, но если в какое-либо гнездо установить двусторонний, то второе гнездо этой пары использовать не удастся (в лучшем случае система «увидит» только один из этих модулей, в худшем — подаст звуковой сигнал об отсутствии памяти). Наличие связей, обозначенных пунктиром, делает пары гнезд банков О, 1 и 2, 3 равноправными. Такие ограничения чаще встречались в системных платах на процессоре 486, и объясняется такое решение дефицитом (или экономией) отдельных линий RAS#, вырабатываемых чипсетом. По тем же причинам на некоторых платах, имеющих гнезда для SIMM-30 и SIMM-72, четверка «коротких» гнезд задействует тот же сигнал RAS#, что и один из «длинных», в результате их совместное использование невозможно или ограничено односторонними модулями SIMM-72 (еслиперекрываетсялинияRASl/3#, какпоказанонарис. 6.27).

На системных платах с восьмибайтной шиной памяти (Pentium и выше) банк состоит из одного модуля DIMM или пары модулей SIMM-72, причем оба модуля каждогобанкаиспользуютобщиелинииRASx#.

Память PC (кроме систем с ЕСС) допускает возможность побайтного обращения (что существенно для операций записи). Выбор байт, участвующих в операциях, осуществляетсясигналамиCASx#, следовательно, каждыйбайтбанкадолжен иметь свою собственную линию для этого сигнала. В системах без чередования банков линии CASx# для одноименных байт всех банков обычно объединяются. Чередование увеличивает потребность в этих линиях в зависимости от схемы чередования (two-way interleaving — в два раза, three-way interleaving соот-

ветственновтриит. д.).